5ちゃんねる ★スマホ版★ ■掲示板に戻る■ 全部 1- 最新50  

■ このスレッドは過去ログ倉庫に格納されています

Intelの次世代CPUについて語ろう 17プラン

1 :Socket774:2005/08/29(月) 02:44:54 ID:ZvZwSMz9
■前スレ
Intelの次世代CPUについて語ろう 16プラン
http://pc7.2ch.net/test/read.cgi/jisaku/1122463712/l50

■過去スレ
15 http://pc7.2ch.net/test/read.cgi/jisaku/1115570909/
14 http://pc7.2ch.net/test/read.cgi/jisaku/1108228581/
13 http://pc7.2ch.net/test/read.cgi/jisaku/1097947493/
12 http://pc5.2ch.net/test/read.cgi/jisaku/1089896048/
11 http://pc5.2ch.net/test/read.cgi/jisaku/1085287040/
10 http://pc5.2ch.net/test/read.cgi/jisaku/1079371291/
9 http://pc3.2ch.net/test/read.cgi/jisaku/1077935289/
8 http://pc3.2ch.net/test/read.cgi/jisaku/1076749130/
7 http://pc3.2ch.net/test/read.cgi/jisaku/1075729779/
6 http://pc3.2ch.net/test/read.cgi/jisaku/1074656386/
5 http://pc3.2ch.net/test/read.cgi/jisaku/1072672636/
4 http://pc3.2ch.net/test/read.cgi/jisaku/1069899330/
3 http://pc3.2ch.net/test/read.cgi/jisaku/1068220780/
2 http://pc3.2ch.net/test/read.cgi/jisaku/1064098746/
1 http://pc3.2ch.net/test/read.cgi/jisaku/1058361617/

※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
 放置できない人も荒らしです。マターリしましょう。

2 :Socket774:2005/08/29(月) 02:45:13 ID:ZvZwSMz9
・デスクトップロードマップ
Willamette-478 0.18μm版Pentium 4 2000年11月発売
  ↓0.13μ化
Northwood 0.13μm版Pentium 4 2001年12月発売
  ↓90nm化、64bit実装、SSE3その他大幅な変更
Prescott 90nm版Pentium 4 2004年2月発売
  ↓キャッシュ2M化
Prescott 2M Pentium 4 6xx 2005年2月発売

Smithfield デュアルコア Pentium D 2005年5月発売

・モバイルロードマップ
Banias 0.13μm版Pentium M/Celeron M 2003年1月発売
  ↓キャッシュ2M化、多少の改良
Dothan 90nm版Pentium M/Celeron M 2004年5月発売


・今後発売予定?のCPU

CedarMill 65nmプロセスCPU NetBurst系
Presler 65nm版デュアルコアCPU NetBurst系

Yonah 65nm版デュアルコアCPU SSE3
Merom 65nm版のデスクトップ&モバイル共通CPUコア EM64T
Conroe 65nm版デュアルコアCPU

3 :Socket774:2005/08/29(月) 02:45:31 ID:ZvZwSMz9
関連スレ

intel雑談スレッド
http://pc7.2ch.net/test/read.cgi/jisaku/1098932664/
Pentium M - Centrino - 33W
http://pc7.2ch.net/test/read.cgi/jisaku/1123902786/l50
Northwood Pentium4友の会 Part15
http://pc7.2ch.net/test/read.cgi/jisaku/1124199111/l50
Smithfield PentiumD友の会
http://pc7.2ch.net/test/read.cgi/jisaku/1117890989/
Prescott Pentium4友の会【柏原芳恵】
http://pc7.2ch.net/test/read.cgi/jisaku/1112237419/
Celeron 総合 Part6
http://pc7.2ch.net/test/read.cgi/jisaku/1119604058/
CeleronD Prescott Part4
http://pc7.2ch.net/test/read.cgi/jisaku/1106566395/
【nocona】自作でXEONだ!其の拾壱【prestonia】
http://pc7.2ch.net/test/read.cgi/jisaku/1114588731/
【IA-64】Itanium2専用スレ・その3【アイテニアム】
http://pc7.2ch.net/test/read.cgi/jisaku/1097330852/
Intel uPs Info @新mac板
http://pc7.2ch.net/test/read.cgi/mac/1121683774/

4 :Socket774:2005/08/29(月) 02:45:33 ID:r8MZoN5q
底知れず愚かな人々

5 :Socket774:2005/08/29(月) 02:52:19 ID:gO1v0y6t
2つあるがどっち削除?

6 :Socket774:2005/08/29(月) 02:54:03 ID:u0JP7gBQ
こっちが早いな

7 :Socket774:2005/08/29(月) 03:05:10 ID:CtFyN6P4
>>1


8 :Socket774:2005/08/29(月) 04:01:13 ID:Gkf6/42t
>>前スレ1000

ガーン。
Galaxy は全て薄型ブレードサーバなのかと誤解してますた。
薄型ブレードサーバもあるよってだけだったのか。
どうもありがと。(泣


9 :Socket774:2005/08/29(月) 04:20:07 ID:XCqJnsnq
intelにせよAMDにせよ、HPC系でPower4+の時のようにメモリ帯域足らないから
Dualコアの片方を殺すって使い方にならないと良いんだけど。。。

10 :Socket774:2005/08/29(月) 04:26:19 ID:zvQP16UF
密度とコストパフォーマンスを考えると1U 2ソケットをIB接続クラスタかな。
RDMAのlatencyはOpteron > Xeonになると聞いたことがあるのでOpteronは
必ずしも優位ではない。つまりは用途次第。

>>9
そんな用途にはベクトルマシンを・・・

11 :Socket774:2005/08/29(月) 04:36:52 ID:XCqJnsnq
>10
IBでもPathscaleのようなHyperTransportにダイレクトに繋げられるやつだと
RDMAでもOpteronの方がLow Latencyのようですよ。1.32usだそうだ。


12 :Socket774:2005/08/29(月) 04:42:06 ID:zvQP16UF
>>12
PCI-XやPCIeのIBと比較するとコストが問題。IBもニッチになったよな。
最初の予定通りチップセットにIBが組み込まれていればなぁ・・・

13 :Socket774:2005/08/29(月) 04:47:32 ID:XCqJnsnq
>12
まったくですな。HPCは市場自体がニッチだけど。。。
チプセトにIB組み込まれていたら、TCPoverIBとかあるから
ふつうにPCで使われていたのかもしれないのに。
QsNet、InfiniBand、MyrinetどれもPC側へフィードバックしませんねw

14 :Socket774:2005/08/29(月) 04:53:11 ID:Gkf6/42t
しかし、なんだか少なくとも3hopぐらいで知人のような気がしてきたんだが…
HPCで、しかもIBやってるとこって、かなり限られるよね。
(ちなみに俺はIBは、やってない。1hopの知人では何人かいるけど)

15 :Socket774:2005/08/29(月) 05:00:19 ID:XCqJnsnq
この業界は狭いので最大2hopであたりますね。大学-旧国研-メーカー

16 :Socket774:2005/08/29(月) 05:12:11 ID:Gkf6/42t
俺はしがない外注なので、その3つには入りません。(w
だからやっぱり3hopかな。

17 :Socket774:2005/08/29(月) 05:21:19 ID:zvQP16UF
>>15-16
最近はPCクラスタのユーザが増えてきているから2hopはちょっと無理がありますよ。
俺はHPCの人じゃないですが有名人(M先生とか)まで1hopか2hopですね。
やっぱ3hopが現実的でしょう。

18 :Socket774:2005/08/29(月) 13:30:29 ID:seRKraHs
昨晩からなにやら伸びてると思ったら。
Gk乙とだけ言っておく。

19 :Socket774:2005/08/29(月) 13:36:57 ID:B/xDX7L9
底知れず愚かなseRKraHs キタ(゚∀゚)!!

20 :Socket774:2005/08/29(月) 13:53:07 ID:KM8B+kIF
Gkf6/42t = 外注なのか。
なるほど。。。

21 :Socket774:2005/08/29(月) 13:54:17 ID:E+/ZKezD
一応貼り
Opの話は↓でしる

AMDの次世代CPUについて語ろう
http://pc7.2ch.net/test/read.cgi/jisaku/1124542812/

22 :+++:2005/08/29(月) 14:05:59 ID:HRnnNJSf
Banias開発者に聞く、Intelの次世代省電力CPU技術
http://www.itmedia.co.jp/news/articles/0508/29/news008.html
Mr.エデンの興味深い話。
Yonahはかなり進化しているとのこと。

23 :Socket774:2005/08/29(月) 14:42:49 ID:9iWBAKJM
本田ちゃん、もっと突っ込んで聞いてくれよー。

>>22
>「Pentium IIIに対するBaniasの進化に対してDothanが同程度進化
>しているとすると、DothanからYonahへの進化はその数倍もの大きな
>差があります。YonahからMeromの進化も決して小さくはありませんが、
>DothanからYonahへの変化ほど大きなものではありません」
まあこれは「PenM系初のデュアルコアだからとても設計苦労したんだよー」ってことなんだろうな。
性能面ではYonah→Meromでジャンプアップしてもらわんと困る。

24 :Socket774:2005/08/29(月) 15:27:40 ID:4LcaltFX
DothanからYonahがよっぽどスゴイんだろ
それより気になるのが
Conroeの設計が
オレゴンチーム(゜ロ゜;)
次ヘマしたらどうする?
制裁くわえるか(笑)

25 :Socket774:2005/08/29(月) 15:37:40 ID:E+sfnjfx
そもそもP-Mの元のP6
造ったのはオレゴンだし。

26 :Socket774:2005/08/29(月) 15:51:00 ID:4LcaltFX
でもネトバ作ったのオレゴンだし(笑)

27 :Socket774:2005/08/29(月) 15:53:58 ID:E+sfnjfx
>マイクロアーキテクチャは同じですが、
>最終的なチップのデザインは彼らが行っています

28 :Socket774:2005/08/29(月) 15:55:46 ID:4LcaltFX
だから
なんかいじられそう(笑)

29 :Socket774:2005/08/29(月) 18:09:05 ID:wO6je2BH
もう終わりが見えている?

30 :Socket774:2005/08/29(月) 18:12:13 ID:4LcaltFX
>>29
何が?

31 :Socket774:2005/08/29(月) 18:38:38 ID:ZvZwSMz9
>>30
>>29の脳内限定でintelの歴史が。

32 :Socket774:2005/08/29(月) 18:51:40 ID:4LcaltFX
>>31
ワロス

33 :Socket774:2005/08/29(月) 20:01:39 ID:LrlIg5ik
>>24
よーし、プ→炭と実績のあるオレゴンチームなら、
きっとConroeは期待どおり「焜炉」となる!!

34 :Socket774:2005/08/29(月) 20:03:51 ID:LrlIg5ik
゜         ○    ゜
   o 。     ゜゚  ゚ .    o      ○o
        r⌒ヽ  (⌒⌒)  r⌒ヽ/,
     、、;(⌒ヾ   ((⌒⌒))  /⌒) ),  , 。
  、 ヾ (⌒    ファビョ━━ン!⌒⌒);;)/. ,
 、\(⌒ゝ;(⌒ヾ  In_Иn_пワ)/)) .,/ ,,
((⌒-丶(;;;(⌒ゝ;;(⌒(;`д´)`д´) ,⌒⌒);;;;;)))⌒)
 (;;;;(⌒(⌒;;;(⌒ ⊂  焜  | 炉 ⊃/ ))⌒));;;;)-⌒))
ゞ (⌒⌒=─    (,,フ. ノ (,,フ .ノ    ─=⌒⌒)ノ;;ノ;;;::)
((⌒≡=─  人从;;;; レ  レ' ;;;从人─=≡⌒)丿;;丿ノ


35 :Socket774:2005/08/29(月) 20:25:38 ID:EnOxpz+m
LrlIg5ik


36 :Socket774:2005/08/29(月) 20:56:20 ID:4LcaltFX
どっかのホームページで
Conroeが最高2.93GHzで出るって書いてあったTDPは65W
今日ドスブイマガジンを見たらWoodcrestが2.93GHzでTDP80Wと書いてあった
さてこのTDP15Wの違いはなんでしょう

37 :Socket774:2005/08/29(月) 21:03:04 ID:OQOZ8tll
メモリじゃね

38 :Socket774:2005/08/29(月) 21:06:57 ID:4LcaltFX
なんでメモリやねんなωτ〃ゃねω

39 :Socket774:2005/08/29(月) 21:19:30 ID:OQOZ8tll
すまん、キャッシュね

40 :Socket774:2005/08/29(月) 21:28:58 ID:4LcaltFX
キャッシュじゃない

41 :Socket774:2005/08/29(月) 22:02:02 ID:vNLe0pXb
ttp://www.geocities.jp/andosprocinfo/wadai05/20050827.htm
> 最近の話題 2005年8月27日
> 3.Merom,Conroe,Woodcrest
> (中略)
> そして,MutiplyとAdd命令をくっつけてMultiply Accumulate命令にするMacro OP Fusionもあるそうですが,

マヂですか?

42 :Socket774:2005/08/29(月) 22:18:49 ID:w4g8SP1C
FB-DIMMのコントローラとCSIをダイに統合してるのも関係あるんじゃない?

43 :Socket774:2005/08/29(月) 22:59:19 ID:4LcaltFX
ちなみにアスロン64×2のTDPは最低でも89Wで
Conroeより24Wほど高くなってます
アム厨には
インテルとはTDPの意味が違うと言う人がいますがスルーしましょう

44 :Socket774:2005/08/29(月) 23:16:58 ID:W0oHePbd
>>43
で、焜炉はいつ出るんだ?
65nmのAthlon64はいつ?

45 :Socket774:2005/08/29(月) 23:19:01 ID:bXZD77NN
出てない製品と現行品を比べる阿呆もスルーな・・・

46 :Socket774:2005/08/29(月) 23:22:26 ID:WxHBuYT7
AMDは次世代CPUが無いから現行品しか比較できないのねん

47 :Socket774:2005/08/29(月) 23:29:23 ID:4LcaltFX
>>44
焜炉は来年Q3
>>45
全く情報が無いから比べようが無い
だから現行CPUを引き合いに出しただけ

48 :Socket774:2005/08/29(月) 23:29:44 ID:bXZD77NN
腐った頭には何言っても無駄か・・・

49 :Socket774:2005/08/29(月) 23:34:14 ID:nHfXcvOq
ageといい、頭の悪いカキコといい……。
アンチの騙りでしょ?

50 :Socket774:2005/08/29(月) 23:36:22 ID:WxHBuYT7
>>48
腐ってるので何を言っても無駄ですよ。
頭脳明晰な>>48様はこちらでAMDの次世代CPUに関して存分に語って下さいませ。

AMDの次世代CPUについて語ろう
http://pc7.2ch.net/test/read.cgi/jisaku/1124542812/

51 :Socket774:2005/08/29(月) 23:38:17 ID:4LcaltFX
アム厨スレに誘導すんな

52 :Socket774:2005/08/30(火) 00:04:02 ID:QdkZ1ERt
なんか、なんちゃらの法則が崩壊してからIntelって夢と現実の差が大きすぎると思わないか?
パラノイヤから狼少年への変身?

53 :Socket774:2005/08/30(火) 00:50:32 ID:xlN3QKcQ
おりゃ、AMDの話なんざ全くしてないがな・・・
本当に腐ってら

54 :Socket774:2005/08/30(火) 02:52:14 ID:rhqymNTX
>>43
頭悪いカキコ……( ゚д゚)

55 :Socket774:2005/08/30(火) 05:43:28 ID:YZNNQ7jh
>>43が書いてる事って本当?

56 :Socket774:2005/08/30(火) 06:39:10 ID:ClFxqGpb
>>55
少なくとも現時点では。
AMDの65nmは'07H1だっけか?

57 :Socket774:2005/08/30(火) 07:10:18 ID:K0FTDfad
そんな情報あったっけ?一時期2006年前半とかいう情報はあった気がするが。
いくら何でもIntelから一年遅れは無い気がする。
(最近トラブってるという噂があるけど)来年後半じゃないかね。

58 :Socket774:2005/08/30(火) 07:26:53 ID:YZNNQ7jh
06年前半って釣音じゃない?

59 :Socket774:2005/08/30(火) 07:40:40 ID:9YgS2j/Z
>>57
一年遅れだ

60 :Socket774:2005/08/30(火) 07:45:52 ID:QomXA/51
正直今買うならPenDよりPen4 6xxの機種買っといた方がいいっぽいの?

61 :Socket774:2005/08/30(火) 07:48:27 ID:Iqxrfvug
部屋を含めて冷却できる自信があるなら、PenDも悪くはないと思われ

62 :Socket774:2005/08/30(火) 08:06:39 ID:K0FTDfad
>>58
Fab36に着工したての頃は量産開始が2005年中という話もあった。
Intelも当初の予定より遅れてるからさすがに消えたみたいだけど。

一応Fab36は今年中に生産開始になってるからねえ。
最初の製品は90nmかも知れんが65nm対応工場を長い間遊ばせておくとも思えん。
2007年中盤には65nmへの完全転換を果たすらしいから、その一年前から65nm製品が出てくると睨んでる。
SocketM2に移行して数ヶ月後には65nmが出てこないかと密かに期待してるんだが。
ちょうどSocket939とWinchesterの関係みたいに。

63 :Socket774:2005/08/30(火) 08:19:03 ID:YZNNQ7jh
インテルはもうとっくに65nm立ち上げてるよな?

64 :Socket774:2005/08/30(火) 08:54:50 ID:ClFxqGpb
>>60
yes.
負荷100%で回すとDはクロック下がるし、
負荷50%以下なら D820≒620

65 :Socket774:2005/08/30(火) 09:00:05 ID:/ViejhE3
AMDは今回もこれぐらいのスケジューリングをしてるんじゃないの?

Fab 30はなぜこんなに順調なのか
http://pc.watch.impress.co.jp/docs/article/20001207/kaigai01.htm

66 :Socket774:2005/08/30(火) 09:08:28 ID:ClFxqGpb
>>65
この頃は、当初予定を半年前倒しとかあったけど、今は逆だな。
半年後ろ倒しw

67 :Socket774:2005/08/30(火) 09:19:56 ID:/ViejhE3
つか、今はFab30のスケジュールで言えば99年Q1ぐらいの感じでしょ

68 :Socket774:2005/08/30(火) 10:51:22 ID:lrtngdJ+
AMDの次世代CPUについて語ろう
http://pc7.2ch.net/test/read.cgi/jisaku/1124542812/

69 :Socket774:2005/08/30(火) 20:44:49 ID:ZJIYcycp
Yonahはジュアルコアとジュアルチャンネルでオンボードグラフィックもキビキビ?

70 :Socket774:2005/08/30(火) 20:53:56 ID:YZNNQ7jh
何が言いたいんだ?

71 :Socket774:2005/08/30(火) 21:03:01 ID:PKt1wLgz
これがインテルの本気か。PenXEのリテールファンの音すごい。
ttp://koti.welho.com/pnystro2/Hauskat_videot/PXE840_Cooling.avi


72 :Socket774:2005/08/30(火) 21:09:04 ID:sxD0dp4J
>>69
CPUによる変化はVertexShaderの速度の向上しかない。あとは915GMから945GMへの変更点だけだし。

73 :Socket774:2005/08/30(火) 22:08:45 ID:vVoGZAMk
>>71
掃除機かよ

74 :Socket774:2005/08/30(火) 22:22:49 ID:wrZyCJAZ
>>71
ワロスwwwwwwwwww

Netburstって何だったんだろうな。
淫厨よ、Yonahが出てくるまで地獄を味わうがいいw


75 :Socket774:2005/08/30(火) 22:29:14 ID:1TYhAYnn
>>74
アム厨いい加減な事言うな!
Yonahがいつ出るか、出ても予定通りの性能(ry

76 :Socket774:2005/08/30(火) 22:53:47 ID:I4+t6iaH
アム虫が来るととたんにレベルが下がるなぁ。
このスレもそろそろ潮時だね。

77 :Socket774:2005/08/30(火) 23:09:08 ID:qbXbp9CW
そういえばプレスコは実物が出るまで北森比一割増のIPCとか言ってたな。

78 :Socket774:2005/08/30(火) 23:52:43 ID:xlN3QKcQ
淫厨だけの時も、別の意味でレベル低いけど

79 :Socket774:2005/08/31(水) 00:51:36 ID:hADlHjcI
>YonahではCPUのパワープレーンが単一で、クロックドメインもコアで分離されていない。
>そのため、こうした制御になっている。2コアの周波数&電圧が連動していることは、平均
>消費電力にある程度の影響を与えるはずだ。
>Merom世代でも、コア単位の電圧と周波数のフレキシブルな制御は難しいため、基本的
>にはYonahと同種の制御になると推測される。

http://pc.watch.impress.co.jp/docs/2005/0831/kaigai208.htm


80 :Socket774:2005/08/31(水) 06:10:12 ID:ZT2+fk40
IDF Fall 2005 - Merom/Conroe/Woodcrestの登場
ttp://pcweb.mycom.co.jp/articles/2005/08/31/idf1/
Yonahは全ての整数演算ユニットでSSE/SSE2が実行できることが既に公開されているから、
つまり整数演算に関してはパイプラインが3本ということになる。

要するに2つのコア間で同期を取る際に、L1キャッシュの中身のSnoopを直接行えるという話である。
これにより、同一プロセスの中の2つのスレッドが別々のコアで実行されている際の
スレッド間同期を取るオーバーヘッドは、YonahやAthlon 64 X2と比較しても明らかに小さくなっており、
Hyper-Threading方式と比較してもほとんど遜色ないと考えられる。


Q: この4 issueというのは、たとえば倍速のExecution Unitが2つという意味ですか?
それとも等速(Regular Speed)のExecution Unitが2つという意味でしょうか?

 A: 等速のものが4つだ。

Q: 次にEM64Tについて教えてください。Prescottの世代では、Execution Unitは32bit幅になっており、
64bit命令を処理する場合はこれを2つに分けて実行していました。
で、Conroeの世代はどうなのでしょうか?

 A: これ以上の詳細は話すことができないが(笑)、これだけは言える。
 Conroeの世代は4 issueの64bitマシンでEM64Tをサポートする。これはNativeな64bitマシンだ。

Q: もう一つだけ確認させてください。
Conroeの世代では、64bit命令と32bit命令の処理速度は同じなのでしょうか?
純技術的には、1個の64bit Execution Unitは同時に2つの32bit命令を処理することも可能だと思うのですが、
このあたりはどうでしょう?

 A: それについては今回明らかにできない。

Q: ということは、たとえばMeromとConroeではパイプラインの構造が異なる可能性があるわけですか?

 A: 悪いがそれには答えられない。


81 :Socket774:2005/08/31(水) 06:44:18 ID:wmfJExR8
Desktop担当幹部も口が堅いなあ

82 :Socket774:2005/08/31(水) 06:53:58 ID:7NK06C0Q
XEはPreslerじゃなくてPaxvilleのFSB1066MHz版を投入するんかな。
しかしPreslerとほぼイコールなDempseyでもFSB1066MHzが可能らしいからPreslerにそのまま行くんだろうか。
おれとしてはCedarMillでXE691を出してほしいが・・・

83 :Socket774:2005/08/31(水) 07:14:08 ID:adXP62ni
>また、4 issueのスーパースケーラであるが、これは後で確認できた話だが整数演算「のみ」であり

84 :Socket774:2005/08/31(水) 07:21:58 ID:adXP62ni
間違い発見した
>>DDR2-677の2chだと8.4GB/secに達するのに対し

DDR2-677の2chだと10.8GB/secの間違いですね

85 :Socket774:2005/08/31(水) 11:15:44 ID:RGwDd5RI
>>82
XEラインにL3共有のTulsaを持ってきたら、intel見直す。


86 :Socket774:2005/08/31(水) 12:02:12 ID:VBnq2UWq
PreslerとDempseyがPaxvilleのシュリンクだったら。
もうちょっとはこの2つも救いようがあるんだろうが。

やっぱり、炭と同じく“並べただけ”か。

87 :Socket774:2005/08/31(水) 13:28:04 ID:lxxzPdu9
>>86
90nmでPaxvilleを作って、65nmにシュリンクするのを待っていたら
MeromとConroeが登場するからな。
最初から65nmで作る選択肢もリスクを考えるとありえない。

88 :Socket774:2005/08/31(水) 14:25:01 ID:xEVTV1cP
intelの65nmプロセスは90nmみたいに
出てきたらリークびっくりとはならないようで一安心ですよ?
yonahのデモ見て安心した。
conroe、meromも大丈夫かな。

89 :Socket774:2005/08/31(水) 14:30:47 ID:PFgksKT+
>>88
PreslerとCedarMillは出て来るまで判らん。
製造プロセスでは無くネトバの問題だし。

90 :Socket774:2005/08/31(水) 14:37:17 ID:xEVTV1cP
現在のものより下がってれば概ねオケ(w
だって買わんし。

91 :Socket774:2005/08/31(水) 15:23:41 ID:SEwViV5j
Intelのシュリンク自体に問題あるなら、BaniasやDothanも大変な
ことになってるはずだしな。

92 :Socket774:2005/08/31(水) 15:40:05 ID:Lmqmd68e
Banias系は元から省電力設計だったから受ける影響が
軽微だっただけだと思われ。
実際、ネトバも180nm→130nmでは下がってる。

93 :Socket774:2005/08/31(水) 15:56:04 ID:PFgksKT+
>>92
ネトバが元から省電力設計では無かったからコケたんだよ。
K8も130nm→90nmでクロック上げてないだろ。

94 :Socket774:2005/08/31(水) 16:14:49 ID:TCjnBEuW
今まで通りにシュリンクで消費電力大幅減になると見込んで
電力効率悪化するけど性能は上がるような変更してみたら
予想外に下がらなくてorz

ってのがプレスコじゃなかったっけ

95 :Socket774:2005/08/31(水) 16:24:20 ID:PFgksKT+
ネトバ
130nm→クロックage→90nm
PenM
130nm(省電力)→クロックage→90nm(省電力)
K8
130nm→クロック据え置き→90nm(省電力)

こんな感じかと。

96 :Socket774:2005/08/31(水) 17:04:41 ID:JwevrLOg
Dothanが半年遅れたのはもう忘れたか

97 :Socket774:2005/08/31(水) 17:25:20 ID:SSHV5LaA
Yonahも当初の予定から半年遅れてますんで既に

98 :Socket774:2005/08/31(水) 17:34:59 ID:JwevrLOg
Yonahと違ってドタキャンだったろう

99 :Socket774:2005/08/31(水) 18:01:11 ID:CqgfzjCP
X86以外の次世代はどう?

100 :Socket774:2005/08/31(水) 18:12:40 ID:PFgksKT+
>>96
クロックが当初の予定通り≒熱で遅れた可能性は低い

101 :Socket774:2005/08/31(水) 18:24:57 ID:u2GV7xUd
>>96
歩留まりが上がらなかったんじゃなかった?

102 :Socket774:2005/08/31(水) 18:36:43 ID:PFgksKT+
>>101
プがコケた→土讃の需要(予想値)が大幅増

あたりが正解じゃないかと。

103 :Socket774:2005/08/31(水) 19:29:06 ID:fVBXoFue
>>102
それはIntelの場合は考えられないんじゃないか・・・・
と思ったが市場出荷量も大幅に違うからあるのか???わからん。


104 :Socket774:2005/08/31(水) 19:37:09 ID:9IfFZGU5
モバイルはTDP縛りがきついから量は取れにくいかもな。
90nmプロセス自体の歩留まりは最高だが。

105 :Socket774:2005/08/31(水) 19:41:17 ID:OC6ep8ZV
次のCPUIDのファミリーはなんだろ
NT 4.0対応を続けるなら23あたり?


106 :Socket774:2005/08/31(水) 19:42:19 ID:3RshkFUz
デスクトップに使えばい、、、うわなにw

107 :Socket774:2005/08/31(水) 19:47:45 ID:ZL7v5pz5
http://pc.watch.impress.co.jp/docs/2003/1010/kaigai031.htm
同じ90nmのDothanの遅れについては、現在、消費電力と熱が原因らしいことがほぼ
明らかになっている。そして、同じ90nm世代のPrescottの抱える問題もここにあるようだ。

http://pc.watch.impress.co.jp/docs/2003/1027/kaigai038.htm
現在のBステップのμPGA478版Prescottを搭載した場合、バスエラーが発生
するケースが見つかったことにあるという。その原因は、バスインターフェイスの
電圧振幅が、規定されたスペックに合わないケースが出たからだという。

108 :Socket774:2005/08/31(水) 20:12:03 ID:PFgksKT+
>>107
引用元も無い推測記事出されてもな。

109 :Socket774:2005/08/31(水) 20:13:45 ID:PFgksKT+
>>103
藁の時不況で出荷数減って大幅前倒しが行われた。

110 :Socket774:2005/08/31(水) 20:21:30 ID:JwevrLOg
>>102
脳みそ腐ってるな・・・

111 :Socket774:2005/08/31(水) 20:25:03 ID:6AzxRW9a
> これ以上の詳細は話すことができないが(笑)、これだけは言える。
>Conroeの世代は4 issueの64bitマシンでEM64Tをサポートする。
>これはNativeな64bitマシンだ。
Oh!AMDシンダナ・・・・・

112 :Socket774:2005/08/31(水) 20:43:46 ID:PFgksKT+
>>110
お前ほどではないよ。
土讃にリーク対策施した形跡が無いだろ。
あるいはキャッシュのゲート長伸ばした(プCステ→Dステでの更新)のかもしれないが、
せいぜいその程度しかやっていない。

113 :Socket774:2005/08/31(水) 20:48:37 ID:lxxzPdu9
intelの90nmプロセス自体にリーク電流対策のためのギミックはなかったような・・・?

114 :Socket774:2005/08/31(水) 21:08:34 ID:9IfFZGU5
歪Siをパフォーマンスを上げるんじゃなくて省電力になるように使う。
そもそもAggressiveClockGatingがあるからな。
これをもっと細かく配置するとかで消費電力を削減したのかも知れん。

ttp://pc.watch.impress.co.jp/docs/2003/1009/ubiq28.htm
「●同じ600MHzで、Baniasよりも消費電力が増えるDothan」
以降を見るとDothanでもリーク電流で苦労したのは確実。

あと、本当だったかどうかは知らないが
ttp://pc.watch.impress.co.jp/docs/2003/0806/ubiq18.htm
> Intelはこれまで、Dothanの熱設計消費電力は21Wだと説明してきたが、
>7月半ばのアップデートで30Wに近い熱設計消費電力になると通知してきたという。
なんて話もある。

115 :Socket774:2005/08/31(水) 21:32:57 ID:PFgksKT+
>>114
EISTで最大消費電力は下がらん罠。(例:プ)
誰かEISTでTDPが抑えられたとかトンデモ記事を書いていたが。

116 :Socket774:2005/08/31(水) 21:46:35 ID:9IfFZGU5
EISTの話なんてしてないわけだが

117 :Socket774:2005/08/31(水) 22:06:29 ID:bym+ayXD
インテルの技術は世界いちーーーーーっ!
リーク電流の問題も来年見事に解決する。

118 :Socket774:2005/08/31(水) 22:39:27 ID:AFs37w41
リーク電流の問題も世界いちーーーーーーーーーーーっ!

に見えた。
オレ、きんもーっ☆

119 :Socket774:2005/08/31(水) 22:58:36 ID:u2GV7xUd
>>118
あぁお前物凄くキモい

120 :Socket774:2005/08/31(水) 23:30:14 ID:BeqrokC0
>>119
御意! 編む厨はキモイ!

121 :Socket774:2005/08/31(水) 23:33:53 ID:VIckamh4
エクーススケールの1GHz越え版の情報まだか

122 :Socket774:2005/08/31(水) 23:39:15 ID:1eTVrySY
>>121
WHAT?

123 :Socket774:2005/09/01(木) 00:22:44 ID:ZQBBafex
>>112
需要が増えたのに応じて
発売時期を後ろにずらすという判断をしたと
考えるやつよりは、腐ってないだろ・・・

124 :Socket774:2005/09/01(木) 00:25:31 ID:zi1UzCOd
>>122
素直にRaidカードとかのチップの事かとオモワレ
たぶんだが・・・

125 :Socket774:2005/09/01(木) 00:31:14 ID:VRuDfihR
>>124
THANKS

126 :Socket774:2005/09/01(木) 00:34:56 ID:wPzeW+q2
>>121
ttp://www.theregister.co.uk/2005/08/23/intel_demos_monahans/


127 :Socket774:2005/09/01(木) 00:38:51 ID:O3Z87ogT
High-kはどこいった?

128 :Socket774:2005/09/01(木) 00:43:59 ID:wPzeW+q2
High-k,Metal Gate,Tri-Gateは45nm。

129 :Socket774:2005/09/01(木) 01:00:55 ID:UZSQH33Y
AMDはHigh-kとMetal Gateを65nmで導入するという淡い夢を見たこともあったなあ。

130 :Socket774:2005/09/01(木) 01:23:33 ID:viirnvrj
完全空乏型SOIも当初は65nmで採用だったような

131 :Socket774:2005/09/01(木) 01:25:12 ID:2fLpXl4S
>>99
低電圧版Itanium 2 1.30GHz/3MB L3キャッシュ/400MHz FSB 62W 57,240円
CPUだけだと悪くなさそう。次世代はプロセスも追いつくのでXEONから流れるかも。

132 :Socket774:2005/09/01(木) 01:28:16 ID:IybEJ3G0
Xeonとプラットフォームが共通化されたら気軽に差し替えて使えるようになるんかな。
ファームの問題も結構ありそうだが計算用にはいいなあ。

133 :Socket774:2005/09/01(木) 01:37:54 ID:Bk7MlEmy
プロセス技術でのIBM・AMD・Sony・Toshiba・CSM連合は、肝心要のIBMの工場がメタメタで
バリバリの最新技術導入すると死ぬため、前と比べると割と慎重になってきてまつ。
唯一連合組んでないIntelが一番身軽なはずだけど、こっちも歩詰まり考慮してか保守的でつね。

134 :Socket774:2005/09/01(木) 02:20:33 ID:QbGR5Yzj
Centaurは…

135 :Socket774:2005/09/01(木) 06:28:41 ID:VRuDfihR
>>133
cellのこと?

136 :Socket774:2005/09/01(木) 07:34:13 ID:C9u4fFNm
>>116
AggressiveClockGating=EIST

137 :Socket774:2005/09/01(木) 08:12:35 ID:UZSQH33Y
それはひょっとしてギャグで言ってるのか!?(AA略

138 :Socket774:2005/09/01(木) 08:54:03 ID:C9u4fFNm
>>137
orz

何れにせよAggressiveClockGatingでも最大消費電力は減らんぞ。

139 :Socket774:2005/09/01(木) 09:30:33 ID:C9u4fFNm
今ふと思ったんだが、AggressiveClockGatingで消費電力が減るのは、

1.CPU使用率が100%切っている時
2.パイプラインストールが発生している時

な訳だが、まさかCedarMill/Preslerに積んだなんて事は・・・

140 :Socket774:2005/09/01(木) 09:43:37 ID:M/kjk22e
積むメリットはあってもデメリットはないぞ?

141 :Socket774:2005/09/01(木) 13:25:47 ID:Te3vy7Tv
CPU使用率が100%であっても、消費電力がMAXになるとは限らない。
すべてのリソースをbusyにするようなプログラムは珍しいから。

となると、
すべてのリソースがbusyになったときの消費電力に合せて、
電力や廃熱の設計をすると、いつも余裕があってもったいないよね。

ならば、消費電力や温度の枠内に収まるように管理しながら
動的にクロックを上げてやれば、より性能が上がってウマーだよね。

そういう考え方で作られたものが、
熱でクロックが下がる!
と叩かれてるのは、ちょっとなぁ。

CPUに連続的に負荷をかけるアプリもあるけれども、
速度が必要なのは10秒のうち1秒だけというアプリが多いと思う。
昔だと、漢字変換で変換キーを押した瞬間とか、ね。

142 :Socket774:2005/09/01(木) 13:39:54 ID:Bk7MlEmy
>>139
CPU使用率が100%であってもALUやFPUが全て回っているとは限らないわけだが
そういうわけで、Aggressive Clock Gatingは最大消費電力にも効果がある場合が多い

143 :Socket774:2005/09/01(木) 19:18:02 ID:ZQBBafex
いや、その場合を最大とは言わない・・・

144 :Socket774:2005/09/01(木) 19:52:15 ID:xt95DQSF
>>143
淫輝CPUの辞書に「最大」の2文字はありません。
熱も電力も平均で語るのが淫輝Quality!!

145 :Socket774:2005/09/01(木) 20:53:31 ID:s/19+/pb
>>141
売り方がまずかった。
3.2Gだけど熱で2.8Gになります。
じゃなくて
2.8Gだけど温度低ければ3.2Gで動きます。
だったら誰も文句言わなかったろう。

146 :Socket774:2005/09/01(木) 23:36:13 ID:07JjHYuP

それだ!(w

147 :Socket774:2005/09/01(木) 23:49:27 ID:hPi/2AN9
>>145
通常クロック 2.8GHz
温度が低いと 3.2GHzで動作します!
その名もPenD 840 約6万円

一方で、いつもいつでも 2.8GHz
PenD 820 約3万弱もよろしくね。

・・・で売り出すのか?


148 :Socket774:2005/09/02(金) 00:07:13 ID:kUygdMT3
>>141
PenDはエンコしか取柄が無いからなあ。
そのエンコがCPUに連続的に負荷をかけるアプリなわけで、
唯一の得意分野でクロックダウンするPenDは叩かれて当然。

149 :Socket774:2005/09/02(金) 00:56:58 ID:SIBgiSYF
Pen4 630とPrnD 830
積むならやっぱPen4か?

150 :Socket774:2005/09/02(金) 01:26:30 ID:NhPWL1a9
High-k、Metal Gate、Tri-Gateとかラボでの開発うまくいってないんだろうな。
うまく行ってるなら、今回の新マイクロアーキももうちょっとパイプラインの段数大きく
したはず。 今後数年は、リーク問題に解決の見込みがないから、14段になったんでしょう、多分。

151 :Socket774:2005/09/02(金) 01:28:46 ID:6XK178tb
完全に新アーキとかいってるけど、NetBurstがこけたとはいいにくいだけで
ベースがPenMだから14段と少ないままなのでは


152 :Socket774:2005/09/02(金) 02:09:13 ID:Ie1MXSyR
>>151
『ネトバをベースに作ったPenMみたいなモノ』なわけだが。

153 :Socket774:2005/09/02(金) 02:14:38 ID:ekfNZ+uq
まだ肝心のトレースキャッシュやデコーダーについて触れていないから
どうだかわからないよね >NetBurstを色濃く残す。

154 :Socket774:2005/09/02(金) 02:18:41 ID:Ie1MXSyR
>>150
利益率の高いモバイル系をベースにするのは当然の戦略だと思うが。
K8だって、鯖系の♪ベースだし。

155 :Socket774:2005/09/02(金) 03:53:22 ID:Gyg4GUt2
>>148
エンコなんて少し遅くたって別に構わないじゃん。
それよりも、瞬発力があったほうが体感速度が上がる。

156 :Socket774:2005/09/02(金) 08:52:53 ID:XTnSk15I
>>152
ネトバがベース?
何を寝ぼけた事言ってるんだ?

157 :Socket774:2005/09/02(金) 09:33:21 ID:P1+swLYk
パイプラインは段数増やせば増やすだけミスのペナルティが大きくなる罠
トレースキャツシュ採用ならステージ数は実質倍以上。命令実行密度をあげるためのダイナミックスケジューリングにおおよそ10段使えるとすれば、無理なく実行できるのかも。


4issueは2wayパイプライン×2μOPsフュージョンかも。
具体的にはMMX×4、FPU×4かもね。
SSExが1クロック2命令実行できる。AltiVecも真っ青。






158 :Socket774:2005/09/02(金) 09:36:21 ID:XTnSk15I
トレースキャッシュにデメリット無かったっけ?
ちなみにアム厨ではありません

159 :Socket774:2005/09/02(金) 11:25:58 ID:Ie1MXSyR
>>156
『基本構造をネトバから引き継いで、セッティングをPenM風に』
てな感じの開発者インタビューをどこかで見た。

160 :159:2005/09/02(金) 11:33:00 ID:Ie1MXSyR
これだな。
ttp://pcweb.mycom.co.jp/articles/2005/08/31/idf1/003.html

Q: 新MicroArchitectureは、NetBurst ArchitectureとBanias Architectureを併せたものでしたね?

A: 我々が説明しているのは、NetBurst ArchitectureのFeatureをConroeのMicroArchitectureに取り込んだというものだ。
NetBurstの持ついくつかの特徴は、Conroe世代には欠かせないものだからだ。
具体的に言えば64bit、Quad Pump Bus(P6バス)、VT、LaGrande Technologyなどだ。
その一方で、Power Designのphilosophyに関してはBanias Architectureから持ってきた。
つまりPhilosophy of Designだ。つまりFeatureとPhilosophyをNetBurstとBaniasから持ってきた上で、
New Architectureを定義したということだ。

161 :Socket774:2005/09/02(金) 11:40:25 ID:6XK178tb
64bitとかVTとか別にNetBurst用ってわけじゃねーだろ
元々HTだってなかったんだし


162 :Socket774:2005/09/02(金) 11:40:35 ID:Js2b1aGX
どうせ力技でデュアルダイにするのならPenMとItanium2のデュアルダイ
作ってくれよ。

163 :Socket774:2005/09/02(金) 11:50:59 ID:Ie1MXSyR
>>161
『構造(の一部)をネトバから、熱的な設計思想をバニから』
と書いてあるだろうが。

164 :Socket774:2005/09/02(金) 11:54:37 ID:XTnSk15I
>>160
それってネトバベースって言うより半々じゃない?

165 :Socket774:2005/09/02(金) 11:58:10 ID:6XK178tb
>>163
だからどう考えてもPenMベースに付加機能じゃねーの?


166 :Socket774:2005/09/02(金) 11:59:24 ID:Ie1MXSyR
>>164
『Featureをネトバから、Philosophyをバニから』とわざわざ言い分けているのは、
回路の構造自体はネトバに近いと言う意味なわけだが。

167 :Socket774:2005/09/02(金) 12:07:34 ID:P1+swLYk
キャッシュにヒットする限りフロントエンドのデコーダを休ませられるので、省電力化にはかなり有効だけどね
逆にトレースキャツシュなしに4issueはデコーダ4つフル稼働させる羽目になり、しかもデコード込みで14段じゃ4issueを活かしたリオーダリングは困難。
結果パイプラインがスカスカでかえって電力効率を落とす羽目にもなる。

Meromは倍速ALUもなくなったし、極端に高クロックを狙った設計でないから、
キャッシュのレイテンシを増大させることなく「ある程度」容量を増やせるはず。
理屈は省略するけど。

あと、ミスヒット時のペナルティ軽減の意味でデコーダを複数用意する手もある罠。
それでもクロックゲーティングがあるから消費電力に殆んど影響しないし。

168 :Socket774:2005/09/02(金) 12:14:18 ID:Ie1MXSyR
64bit、P6バス)、VT(ryはネトバを持って来れば既にくっついている。
一方で熱的には、パイプラインを短くして、ALUを等速化して、各種省電力機構も導入し、
バニ風に仕上げる。

以外にどう読めるんだろうか?

169 :Socket774:2005/09/02(金) 12:23:33 ID:P1+swLYk
「ネトバの省電力技術」で最も有効なものがトレースキャツシュだと思うんだが。

170 :Socket774:2005/09/02(金) 12:26:37 ID:s3Tuk1cZ
ttp://pc.watch.impress.co.jp/docs/2005/0825/kaigai206.htm

ここには

> 実際には、次世代マイクロアーキテクチャの開発は、Baniasを開発したIntelイスラエルの
> 開発チームが担当した。そのため、Banias→Yonah(ヨナ)の発展型として開発したMeromに、
> NetBurstのフィーチャとバスを取り込んだと推測される。

とか書いてあるな。

171 :Socket774:2005/09/02(金) 12:29:06 ID:xXQjiLSo
>>168
BaniasになくてNetBurstにあった特徴(4T)をNetBurstから、設計思想をBaniasから持ってきたと読めた。

172 :Socket774:2005/09/02(金) 12:30:19 ID:Ie1MXSyR
Feature:物理的
Philosophy:論理的

日本語と英語だから厳密には意味違うけどな。

173 :Socket774:2005/09/02(金) 12:32:21 ID:Ie1MXSyR
>>171
Philosophyの前で『Power Designの』と限定してあるんだが。

174 :Socket774:2005/09/02(金) 12:34:50 ID:yjo3AUPh
>>172-173
いきなり訳しが違うと思うんだが・・・

175 :Socket774:2005/09/02(金) 13:15:58 ID:XTnSk15I
>>170
よくやった!!
今携帯からだから反論が出来なかった・・・

176 :Socket774:2005/09/02(金) 13:44:21 ID:6XK178tb
元麻布春男先生がきましたよ

>おそらくはNetBurstを継承したアーキテクチャであったであろうTejas/Jayhawkのデュアルコア/マルチコアから、
>モバイル用のコアであったBanias/Dothanをベースにしたデュアルコア/マルチコアへ転換した、ということなのだと思われる。

>奇しくもNetBurstを生んだ事業部の事業部長は、結果として二人相次いで辞任したことになる。
自尊心回路崩壊完了

177 :Socket774:2005/09/02(金) 13:49:51 ID:7Ccxoimf
>Feature:物理的
>Philosophy:論理的
>日本語と英語だから厳密には意味違うけどな。

どこでこういう誤りが刷り込まれたのか、そっちが気になるので ID:Ie1MXSyR さん出て来てくだつあい。

178 :Socket774:2005/09/02(金) 13:50:11 ID:kFe6D38k
トレースキャッシュのデメリットって、
容量多くするとクロックあげられないとか、そんなところ?
今回はクロック志向じゃないみたいだし、
デコーダーの消費電力(熱)のこともあるから使ってる気はするけど、どうなのかねぇ。

あとパイプラインの段数をNetBurstに於ける最大の特色と捕らえてる人には
Merom Conroeの14段(Conroは違うかもしれないらしい?)だけ指摘して
ほらPenMライクですよ?、という評価になるかもしれんね。

179 :Socket774:2005/09/02(金) 13:55:16 ID:6XK178tb
倍速ALUと異様に長いパイプラインは特徴だと思うが


180 :Socket774:2005/09/02(金) 14:05:03 ID:uQwiQ2dd
fea・ture

━━ n. 顔の一部 ((ひたい・目・鼻・口など)); (pl.) 容貎; 特徴; 主眼点; 長編[主要]劇映画 (feature film); (新聞・雑誌の)特集記事; (テレビの)特別番組 ((on)); 目玉商品.
━━ vt. …の特徴になる; 呼び物にする; 特集する; 出演[主演]させる; 〔米話〕 想像する.
━━ vi. 重要な役割を演ずる ((in)).

http://dictionary.goo.ne.jp/search.php?MT=Feature&kind=ej&kwassist=0&mode=1


phi・los・o・phy

━━ n. 哲学; (特定の)哲学体系; 原理; 人生観; 沈着; 悟り; 秘訣.

http://dictionary.goo.ne.jp/search.php?MT=Philosophy&kind=ej&kwassist=0&mode=1

設計思想はP-Mでアーキテクチャの特徴にネトバが見られるって感じかねえ。


181 :Socket774:2005/09/02(金) 14:08:11 ID:kFe6D38k
まぁぶっちゃけどっちでも良いんだけどね(w
intelの示すConroe Merom世代の低消費電力と性能が事実なら。

182 :Socket774:2005/09/02(金) 14:47:01 ID:Ie1MXSyR
>>170,175,176
アフォ
intel社員の話と仮説を同等に扱うなよ。

>>180
その通り。スマヌ

>>180加味しても、イスラエルチームが1から組んだ(バニでも無い)アーキテクチャだと思うのだが。

183 :Socket774:2005/09/02(金) 14:47:25 ID:3+4CzZyf
パワフルで比較的クールなMerom

184 :Socket774:2005/09/02(金) 15:02:40 ID:AdvwYKgx
性能がよくて消費電力/発熱が少ないなら大歓迎さ

185 :Socket774:2005/09/02(金) 15:08:19 ID:6XK178tb
>>182
完全新規アーキとはよめんなぁ
PenMだって完全新規じゃねーし

ただたんにPenMのすばらしさが開発陣でも話題になり
Yonaの効率の良さをベースにすれば
デスクトップ、モバイル、サーバーで同一コアにできてより集中できる
だが、デスクトップやサーバーで受け入れるためには64bit化もろもろが必要になる

ってだけじゃねーの?

そしてNetBurstの事業部長左遷


186 :Socket774:2005/09/02(金) 15:09:25 ID:xgox82IP
英和辞典じゃなく普通の辞典を引いたら?

ttp://dictionary.reference.com/search?q=feature

7. An item advertised or offered as particularly attractive or as an inducement: a washing machine with many features.


187 :Socket774:2005/09/02(金) 15:21:18 ID:HBAQFfgB
>183
皮肉ワロス

188 :Socket774:2005/09/02(金) 15:58:41 ID:Ie1MXSyR
>>185
このインタビューを終えての大原の纏め。
            ~~~~~~~~
>デザイン的にはYonahからスタートした「のかもしれない」(実は筆者は、今ではこれすら疑っている)が、
>結果としてかなり違うものになっていると考えてもよさそうだ。

このイン(ryを見る前の後藤、元麻布の推測。
>>170,176   ~~~~~~~~

何れが信用に足るのかはまあ、置いておく。

189 :+++:2005/09/02(金) 16:27:43 ID:Qhtb3KDn
IDF関連の記事とか読んでれば、MeromはBanias系と普通に捉えると思うんだけど。
CNETの誤報はいかんね。あれで考え違いした人がだいぶいるんじゃないのかな。

190 :Socket774:2005/09/02(金) 16:30:37 ID:6XK178tb
Dightal Health Groupは左遷じゃねーの?

191 :Socket774:2005/09/02(金) 16:33:05 ID:Ie1MXSyR
大原が(漏れみたいにorz)誤訳していない限り、

『Power Designの』philosophy

と言う言い方は、非常に引っかかる言い回しなわけだが。

192 :Socket774:2005/09/02(金) 18:29:02 ID:AcUmj+TN
NetBurst発表時もパイプラインの段数はTraceCache後だけの20段って発表してたよな。
Pen3みたいな普通の14段で3GHzとか達成出来るんだろうか。

193 :Socket774:2005/09/02(金) 19:02:54 ID:6XK178tb
現状PenMで3GHzはわりといけることを考えると
デスクトップやサーバー向けはTDP高いしプロセスルールもあがってるし
いけないことはないのでは?


194 :Socket774:2005/09/02(金) 20:20:44 ID:Kgn+D9Ge
Net-burstのトレースキャッシュはついでにμOpsにしてるからまぎらわしいけど
トレースキャッシュって言葉自体はISA無関係
(だからx86のままで格納するトレースキャッシュなんてのもどっかがやろうと思えばできるはず、ほとんど意味なさそうだけどw)
http://pc.watch.impress.co.jp/docs/2004/1108/kaigai132.htm
>トレースキャッシュは、Pentium 4でも採用されている命令キャッシュ方式で、
>プログラムの中の実際に使われるコードのトレース(実行されるパス)にそって命令をキャッシュする。
>プログラムの命令順序に従ってキャッシュする従来の命令キャッシュよりも効率がいい。

http://techon.nikkeibp.co.jp/word/data/ID0517.html


だから(本当は)uOpsキャッシュ≒トレースキャッシュ

195 :Socket774:2005/09/02(金) 20:24:30 ID:Kgn+D9Ge
>>194不等号まちがったw
×だから(本当は)uOpsキャッシュ≒トレースキャッシュ
○だから(本当は)uOpsキャッシュ≠トレースキャッシュ

196 :Socket774:2005/09/02(金) 20:56:08 ID:XTnSk15I
スマートキャッシュって何?

197 :Socket774:2005/09/02(金) 21:18:20 ID:P1+swLYk
共有キャッシュのIntel流の呼び名。




たしかAthlonは、命令をL1にフェッチする際に命令長を表すビットを先頭に付加して格納する機構だったはず。
プリデコードてやつだね。
従来デコード処理の一部だったものをパイプラインの外に追い出してるという意味では案外近いのかも。

198 :Socket774:2005/09/02(金) 21:38:03 ID:P1+swLYk
featureは特性とか特徴というニュアンスだったと思う。
某米企業の組み込み石のマニュアル翻訳したことがあったが、featureが数十箇所にわたって出てきた罠。

199 :Socket774:2005/09/03(土) 00:47:57 ID:RaZnIo67
何かわけわかめになってるけど
「NetBurst ArchitectureのFeatureをConroeのMicroArchitectureに取り込んだというものだ」
ってのは,Conroeのμアーキをベースにして熱湯の特徴を付け加えたって意味だろ
で,その特徴とやらは「具体的に言えば64bit、Quad Pump Bus(P6バス)、VT、LaGrande Technologyなどだ」ってことで
これは(今の)熱湯アーキの特徴ではあるが,言ってしまえば枝葉でしかない

200 :Socket774:2005/09/03(土) 00:53:22 ID:fbV3jhKJ
featureって日本語には訳せない単語だよな。
英和辞典に載ってる意味は本当の意味とかなりずれてるのが多いと思う。
"特長となる機能"みたいなニュアンスかねぇ。
VTや64bitはおまけ機能だからそれを引きついでもネトバベースとは言えないな。
まぁ、ここまで変わっちゃうとフルスクラッチと言っていいでしょう。
フルスクラッチと言うと、全部新設計ではないとかいちゃもんつける奴がいるが、
今時過去の資産使わないで回路設計することなんてまずないし。

201 :Socket774:2005/09/03(土) 01:22:21 ID:bR6IQK8J
リッチなMicrocode層で柔軟に対応可能、と言うNetBurstの特徴が引き継がれているのかなぁ?

>フルスクラッチと言うと、全部新設計ではないとかいちゃもんつける奴がいるが、
>今時過去の資産使わないで回路設計することなんてまずないし。
昼間に一人出没してたご様子ですよ。

202 :Socket774:2005/09/03(土) 02:02:03 ID:XwZDcBl/
>>201
Netburstの特徴を引き継ぐと言っていたから、Microcodeを利用した柔軟な拡張性は引き継ぐと思う。

203 :Socket774:2005/09/03(土) 08:54:02 ID:fRsrp7Bh
>>179
倍速ALUと4命令並列はどっちが良いのかね?

204 :Socket774:2005/09/03(土) 09:12:49 ID:xAoZ3o+u
>>203
そりゃもちろん、消えてなくならない方さ

205 :Socket774:2005/09/03(土) 09:47:27 ID:V983jgwN
辞書なんか引くよりも、生きた用例を参考にしる。

コンピュータ業界でfeatureといったら、
機能一覧に書かれる項目のようなことだ。

具体的に言えば、
・64ビット
・Quad Pump Bus
・VT
・LaGrande Technology
だと、その後で言ってるでしょ。

それにさ、
○○をConroeのMicroArchitectureに取り込んだ
という文章になっているのに、
NetBurstのマイクロアーキテクチャベースだなんて受け取るのは、日本語すら読めないと・・・。

206 :Socket774:2005/09/03(土) 10:23:48 ID:7c7LRpeS
>>205いい事言った
そもそも散々ゴトーサンとかが前からPenMの発展型マイクロアーキって言ってるのになんでネトバベースって思うかが分からん

207 :+++:2005/09/03(土) 10:31:54 ID:8w2Q9dBP
>>201,202
http://pc.watch.impress.co.jp/docs/2004/0310/kaigai072.htm
後藤記事で考察してるんだけど、
NetBurstの柔軟性は、Richなデコード層とそれを支援するトレースキャッシュ
によるものなんだけど、Meromでは設計思想から違うよね。
別にNetburstのVT,LT,EM64TというFeatureはAMDの実装もあるように、Netburst
じゃなきゃ実現できないものじゃない。Netburstのほうが容易だろうけれど。
ただ、Yonahに対して改良した大きい部分は、それらに対応するためにデコード層を
多少高機能にしたことかもしれない。

208 :Socket774:2005/09/03(土) 12:54:13 ID:PJRQ0ndb
Meromにはトレースキャッシュが採用されてないってこと?
"個人的"にはトレースキャッシュ neary equal Netburst なんだけど。

4issueの実行ユニットを埋める為にはデコーダーも相当頑張らないといけない筈で、
今でさえCPUの中で一番のhot spotはデコーダーだというし、
トレースキャッシュがあれば、デコーダー休ませられるぶん消費電力&熱的に有利では?
将来的に取り入れるであろうParrotを重要だとお偉いさんも発言してるし。
parrotとトレースキャッシュについてはこちら、ちょと古いけど。
http://pc.watch.impress.co.jp/docs/2004/1108/kaigai132.htm

トレースキャッシュなんざー、特徴でも何でもねーよ、とか
PentiumMは既にトレースキャッシュ採用してんだよバーヤ(確か詳細がはっきりとは発表されてないはず)
というのなら俺が馬鹿だったので聞かなかったことにしてくださぃ。

209 :Socket774:2005/09/03(土) 12:55:20 ID:PJRQ0ndb
ごめん、nearlyダターヨ…orz

210 :+++:2005/09/03(土) 15:32:44 ID:8w2Q9dBP
トレースキャッシュは積んでないだろう(はず)だけど、そこを明示した記事あるのかな?
大原あたりがきちんと聞いてればよかったのだけど。

211 :Socket774:2005/09/03(土) 16:24:51 ID:9CD33mux
>>208
個人的には NetBurst の特徴はなんと言っても、
クロック最重視で、徹底的に細分化した長いパイプライン
なので、これがない限り NetBurst とは言えないな。

トレースキャッシュなんてのは機能の一つで、どういう
マイクロアーキテクチャにだって載せられるものでしょ。
それに、本当に NetBurst 系のマイクロアーキテクチャ
なら、HyperThreading をサポートしない理由がない。
(俺は単純に HyperThreading を載せている時間がなかった
のでサポートしてないんだと考えている。)

全体設計は PenM ベースで、そこに NetBurst から
いくつか機能を持ってきたってところでしょ。

212 :Socket774:2005/09/03(土) 16:31:56 ID:X679vdn6
>>211
現時点ではそれが有力だよね。
ただ、舵切ったらなりふりかまわず執拗に、って体質だからかなーり細部まで手を加えてBaniasから出発してても、似つかない実装になってる気もする。
P6コア→Baniasの跳躍みたいに。

213 :Socket774:2005/09/03(土) 16:39:20 ID:RStJ4DAA
○ Timna(Katmai+i810)→Banias+i85xの躍進

214 :Socket774:2005/09/03(土) 16:44:05 ID:Dd9TaxJq
4issueを従来型アーキで実現するのは、デコーダを増やすしかなく、
ダイナミックスケジューリングも複雑になり、消費電力等の問題から現状困難。
したがって、トレースキャツシュを採用するのはほぼ確定。
で、μOPのデータ構造はBanias流。

これでいいじゃん。

ネットバーストはμOPsを結合する機構はなかったので、新機能になりうる。

215 :Socket774:2005/09/03(土) 17:14:53 ID:2lg6JYHC
>>212
確かにどっちにしても最終的にでてくるのは似ても似つかない実装になってそうではあるね

216 :Socket774:2005/09/03(土) 19:30:06 ID:cyvKiMO4
トレースキャッシュつかってるかなぁ?
大原のインタビュー見るとデコーダ増やしてるみたいだしそうは思えないのだが

Q: Executionが4 issueということは、Decoderも4 issueという理解でよいですか?

A: その通りだ。ただ、これは標準的(Standard)な実行の例だ。たとえばメモリの
ロード/ストアはより多くの時間が掛かる。標準的な命令なら、Decode /
Execute / Retirementを4 issueで実行できる。

Q: ところでそのissueですが、ここで言っているのはMicroOpsを4 issueで実行
できるという意味でしょうか? それともx86命令を4 issueで実行できるという意味でしょうか?

A: これ以上の詳細は話すことができないが、ただ前の世代のアーキテクチャでは
条件がよければ3つのx86命令をMicroOpsに変換して同時に実行する事ができた。
私に言えるのはここまでだ(笑)。

217 :Socket774:2005/09/03(土) 20:23:09 ID:9CD33mux
Whitefield、CSI に問題ありで半年遅延。2007H2?

ttp://www.theinquirer.net/?article=25887
Intel needs this interconnect yesterday, and
each day of delay will hurt. Even if it ends
up being a little less than optimal, it is a
lot better than the current bus.
とまで言われてるし… orz

218 :Socket774:2005/09/03(土) 20:51:20 ID:CBnOAa7/
Meromがトレースキャッシュだったとして、
Cステイト管理で片側CPU Sleep時のスヌーピングは如何するんだろね?
Yonahと同じ様にL2に退避?

219 :+++:2005/09/03(土) 21:37:12 ID:GoS9ogof
>>216
そう、それでは単にデコーダ増やしてるということが読み取れるだけで。
消費電力の観点からは、デコーダのパイプライン段数はそれほど増やせないし、
そうすると、わざわざ(イスラエル部隊が)トレースキャッシュ導入する必要性は感じられない。
Yonahも積んで無いし。

220 :Socket774:2005/09/03(土) 21:55:49 ID:Dd9TaxJq
トレースキャッシュは確かにデコーダ数をけちることもできるが、リフィルの高速性を考えるなら4ユニットあったほうがいい。


トレースキャツシュの省電力効果は、デコーダの数を減らせることよりも、眠らせることができることのほうが大きい。

221 :Socket774:2005/09/03(土) 22:12:35 ID:Dd9TaxJq
トレースキャッシュにしっかり収まっていればデコーダが稼働しなくていいから
パイプライン段数はあんま関係ない気がするが。

それよりデコーダを休ませることができない従来型で、更にユニット数を増やせば消費電力面で不利だな。
スケジューリングも困難だし。

222 :Socket774:2005/09/03(土) 22:14:10 ID:p4linE5A
デコーダ4本を2コアで共有、トレースキャッシュ付きとか

223 :Socket774:2005/09/03(土) 22:14:16 ID:uWy60X9D
Meromが出たあと、藁やPenDみたいに言われませんように。

224 :Socket774:2005/09/03(土) 22:32:25 ID:HtHb159L
WhiteFieldといえばネコミミの元祖綿の国星

225 :Socket774:2005/09/03(土) 22:38:18 ID:q16fxfyd
Merom/Conroe/Woodcrestの製品ラインナップだが、Photo11の様な形になっている。
Mobileは単一構成で、おそらくは4MBキャッシュのDual Core。Mobility TDP Envelopeは
おそらく30W前後(これがメインストリーム)と15W(これがLow Voltage)、それと5W前後
(これがUltra Low Voltage)になるだろう。
一方DesktopはTDPは65Wで固定だが、Photo11のダイの図を信じてMobileのサイズから
推測するならば、キャッシュは4MBと8MBの2種類。
Serverは現在のXeonが130Wのレンジに達しているから、40%削減すると78Wとなり、ほぼ
80W といったところか? こちらは2コア・8MBキャッシュのWoodcrestと、4コア・32MB(!)
キャッシュのWhitefieldという構成になる。
80Wのレンジはおそらく4コアのWhitefieldに適用されるものになるだろう。
http://pcweb.mycom.co.jp/articles/2005/08/31/idf1/001.html

226 :Socket774:2005/09/03(土) 23:49:39 ID:7c7LRpeS
>>225
あんたの予想だいたい当たってるじゃん
モバイルは35Wサーバーは80Wちなみに動作周波数は2.93ね

227 :Socket774:2005/09/04(日) 01:14:46 ID:693S8mM8
Q: ではパイプラインの構造はMicroArchitectureですか? それともImplementationですか?
A: Implementationだ。
Q: ということは、たとえばMeromとConroeではパイプラインの構造が異なる可能性があるわけですか?
A: 悪いがそれには答えられない。

へぇー

228 :Socket774:2005/09/04(日) 07:50:24 ID:gwf5qsnP
>>227


229 :Socket774:2005/09/04(日) 16:08:51 ID:rEd36vvl
>227
それってパイプラインがどうであろうとそれはMicro Architectureじゃないですよ、ってことなん?
NetBurstでもパイプライン段数の変化があったわけだし、
開発はそれに関してはMicro Architectureじゃないと捉えてるのかな。
じゃぁ、NetBurstのMicro Architectureって何さ。

230 :Socket774:2005/09/04(日) 16:14:35 ID:d+D55VST
>>229
Q: ここで言うMicroArchitectureとは何をさしていますか?
A: それはMachine Implementationだ。x86準拠というのがArchitectureであり、
MicroArchitectureはそれをどうインプリメントするかというものだ。
製品はMicroArchitectureによってDriveされる。例を挙げよう。
MicroArchitectureはパイプラインの数とか深さといったベーシックになるものだ。


1つ上の問答

231 :Socket774:2005/09/04(日) 17:04:05 ID:zhcwQQkJ
つまり通常言われる「アーキテクチャ」というのはIntelの言うところの
MicroArchitectureということですか?

232 :Socket774:2005/09/04(日) 19:18:37 ID:/068fbb7
てか、>>227に引用している質問自体がおかしいだろ。
陰照がMicroArchitectureとはImplementationの事だと
言ってるのに、「パイプラインの構造はMicroArchi
tectureですか? それともImplementationですか」
という質問は、どっちも同じ事を聞いてる。

233 :Socket774:2005/09/04(日) 20:58:02 ID:x3j1Dzsf
>>232
"Machine Implementation"とただの"Implementation"はまた違うってとったのかな?

234 :Socket774:2005/09/04(日) 22:52:05 ID:biMlfTlS
たるさんも更新キテるもより

235 :Socket774:2005/09/04(日) 23:01:48 ID:asFVz4Tk
深さはMicroArchitecture
構造はImplementation
だろ

236 :Socket774:2005/09/05(月) 00:54:41 ID:M5bQ01N/
>>231
もともと、CPU関係でアーキテクチャっていったら、命令セット
アーキテクチャ、すなわち命令セットの仕様のことを指すのよ。
従って、この意味だと、IntelもAMDもアーキテクチャは同じに
なるわけ。まあ3DNowとか微妙な違いはあるが。
最近、マイクロアーキテクチャのことをアーキテクチャと書く
誤用が増えてるだけ。

>>235
うーん、俺は>>232と同感。

237 :Socket774:2005/09/05(月) 01:04:36 ID:znTMV8WV
http://pc.watch.impress.co.jp/docs/2004/1109/kaigai133.htm
ここではPentiumMの先にPARROTがある、とされている。
http://pc.watch.impress.co.jp/docs/2004/1108/kaigai132.htm
イスラエルの研究チームが発表したPARROT論文には
トレースキャッシュ前提で内容解説されている。
(記事には、Pentium 4よりもずっとスマートなトレース選択機構によって、より効率のいいトレースキャッシュを実現するようだ、と有り。)

辺りから次(Merom Conroe)にはトレースキャッシュ採用、と夢想してたんだけど。

238 :Socket774:2005/09/05(月) 01:07:24 ID:ymXKzHBB
>>237
Merom世代だとPARROTは実現までは間に合わないような気がするざんす。

239 :Socket774:2005/09/05(月) 01:13:08 ID:znTMV8WV
PARROT実装はともかく、より効率のいいトレースキャッシュとやらは入れとく価値ありと思ったんだけど。
デコーダーの消費電力と熱の問題方面で。
http://pcweb.mycom.co.jp/articles/2005/08/31/idf1/003.html
ここではMeromのアーキティクチャで10年ガンガルって言ってるんだよなぁ。
PARROT、10年後か、期待した俺カワイソス

240 :Socket774:2005/09/05(月) 01:13:36 ID:TwbFtnp7
>>238
PARROT=トレースキャッシュじゃありませんよ?

241 :Socket774:2005/09/05(月) 01:28:28 ID:TwbFtnp7
http://pc.watch.impress.co.jp/docs/2004/1109/kaigai02.jpg
この図を見るからには、N(Merom like)はトレースキャッシュ無しな気が。

http://www.itmedia.co.jp/news/articles/0508/29/news008.html
>「Pentium IIIに対するBaniasの進化に対してDothanが同程度進化
>しているとすると、DothanからYonahへの進化はその数倍もの大きな
>差があります。YonahからMeromの進化も決して小さくはありませんが、
>DothanからYonahへの変化ほど大きなものではありません」
エデン氏の言葉からすると、トレースキャッシュを導入する程の変化はないように感じられる。

242 :Socket774:2005/09/05(月) 02:03:31 ID:TwbFtnp7
http://pc.watch.impress.co.jp/docs/2005/0826/kaigai207_08l.gif
後藤ちゃんのロードマップではデスクトップ・ノートの未来が埋まっていない。
ただPARROTが導入されるであろうMeromの次は枠だけ画いてある。

いずれにしてもまだIntelはリークできる段階にない。
ということはPARROTを実装するのはまだまだ道が遠い状態。
特にトレースセレクタ/フィルタ/ビルダ(ホットコードを選別しトレース構築)や
トレースオプティマイザ(バックグラウンドでのコード最適化)の部分が大変そうだ。

243 :Socket774:2005/09/05(月) 02:05:12 ID:M5bQ01N/
Merom の次は、Whitefield と同様、メモリコントローラ内蔵に
なるんだろうけど、それを今言うわけにはイカンということでは?

244 :Socket774:2005/09/05(月) 02:06:56 ID:am5D+Lv7
>>242
PARROT自体がアーキテクチャじゃないの?

245 :Socket774:2005/09/05(月) 02:32:33 ID:bks2okHo
>>243
今言うわけにはイカンというか、おそらくメモリインターフェースのシリアル化をしたいのであろうが
その規格もどうなるか不透明なので明かせないというか

246 :Socket774:2005/09/05(月) 02:41:08 ID:4DAyJg0U
やるならFB-DIMMからじゃね

247 :Socket774:2005/09/05(月) 02:53:04 ID:sLpirxD4
鯖はそうなるだろうが、コンシューマ機には
FB-DIMMのような冗長性は不要っしょ。
FB-DIMMはRegistered DIMMの代わりになるように
考案されたソリューションだから。

248 :Socket774:2005/09/05(月) 03:17:19 ID:TwbFtnp7
>このアーキテクチャではおそらくシングルコア分の性能向上は(PARROTを除けば)
>今回世代限りで飽和するだろうと思う。

PARROTの見通しが立たないようだと2003Q3以降のNetburstの惨状・・・・
以上の停滞をMeromアーキテクチャが見舞うことになってしまう。
メモコン統合等、他の手を準備しているのかどうか心配だ。

249 :Socket774:2005/09/05(月) 04:42:48 ID:ymXKzHBB
次々世代だとされているPARROTアーキテクチャはおそらく、アーキテクチャ(処理手法)としての検証段階で、シリコンへの実装研究はまだか始まったばかりだと思う。
これはまた、選択肢の一つに過ぎず、違う選択になるかもしれない。有力候補の1つという位置づけだと思う。

IntelにしてみればAMDに対して同等か、多少上回っていれば乗り切れると判断するだろうから、Banias延長のYonahでそれが実現可能だと程度目処がついて、2008年頃登場のPARROTかもしれないCPUに繋げる心積もりでしょう。
ただ、PARROTが既に既定路線かもしれないので、それを実装するのに足がかりになる構造を持っている可能性くらいはあるかもしれない。

250 :Socket774:2005/09/05(月) 04:46:15 ID:YX4pzFCw
結局どうなるかはわからんって事でしょ

251 :Socket774:2005/09/05(月) 08:21:09 ID:6JLK9jTi
INTELCPUにはいったいいつになったらメモコンがのるんだ?
PARROTからか?

252 :Socket774:2005/09/05(月) 08:41:17 ID:w1SSADlx
>>251
K8と同時にやらなかったのだから、シリアル化まで待つのが定石だろう。
だいぶ先だよ。

253 :Socket774:2005/09/05(月) 14:38:57 ID:6JLK9jTi
>>252
シリアル化って2008とか?

254 :Socket774:2005/09/05(月) 14:58:50 ID:drLwMqyS
>>253
45nmになってから。

255 :Socket774:2005/09/05(月) 15:22:48 ID:BsMCH0n1
デコーダが電力を食うなら、複雑なデコーダを使うのをやめりゃいいじゃん。
つまりx86の命令セットをネイティブに実行するのをやめればいい。

それから、メニーコア時代になれば、メモリアクセスの帯域がネックになる。
ネックになるのが悪いことじゃなくて、ネックになるまでコアを詰め込むべき。
そうすると、各コアではメモリアクセス待ちが多発するだろうから、
パイプラインがスカスカでストールしまくっても構わないと思う。


256 :Socket774:2005/09/05(月) 15:29:41 ID:nPChGdDp
>>255
ごめん、言いたい事がワカラン

257 :255:2005/09/05(月) 16:22:05 ID:BsMCH0n1
前半は
IA-64 + IA-32EL
TransmetaのCMS
Alpha + FX!32
色々な実装例はあるけど、そういう方向に行くべきだと。

後半は
VIAのWinchip系の、絶対性能は低いがトランジスタ数の割には性能のよいコアを、たくさん詰め込めと。
1割の速度向上のためにトランジスタを1割以上増やすな、と。

258 :Socket774:2005/09/05(月) 16:38:11 ID:4DAyJg0U
>>257
すまん、アホにしか見えん

259 :Socket774:2005/09/05(月) 16:47:41 ID:drLwMqyS
>>257
まぁ、今までの例からいってソフトは所詮エミュだお。
どんなに頑張っても、ハードで実現出きるような
満足なパフォーマンスが得られるとは思えん。

260 :Socket774:2005/09/05(月) 17:18:22 ID:J6fvZeFz
>>257
その三例、どれもこれもパフォーマンスに難有り。
スジのいい技術とは思えん。
そういう方向に未来は無さそうだが。

261 :Socket774:2005/09/05(月) 17:19:29 ID:6JLK9jTi
インテルって65nm世代って順調?

262 :Socket774:2005/09/05(月) 17:28:52 ID:drLwMqyS
>>261
結局、現物が出てみないと何とも言えんよ。
取り敢えず、Yonahは順調で1ヵ月程繰り上がって、
1月早々CES(5〜8日)で発表されるとか。

263 :Socket774:2005/09/05(月) 18:12:09 ID:6JLK9jTi
今年のNaPaプラットフォームもCESじゃなかった?
そう考えるとMEROMの時期が難しくないか?
第3四半期って事はIDFの直後辺りに発表かな?

264 :Socket774:2005/09/05(月) 19:04:16 ID:drLwMqyS
まぁ、舞台に拘るならIDF fallかWPC EXPOとかが時期的に近いんでないかい。

265 :Socket774:2005/09/05(月) 19:31:09 ID:6JLK9jTi
>>264
IDFFall自体でか・・・
前にもIDFで新製品発表ってあった?

266 :Socket774:2005/09/05(月) 20:31:53 ID:drLwMqyS
いや、知らんけどね。
よく考えたら今までも決まって特に何かのイベントで
製品発表してたわけでもない気がするし。

267 :Socket774:2005/09/05(月) 21:18:16 ID:6JLK9jTi
まぁな

268 :Socket774:2005/09/05(月) 21:23:30 ID:bmoetHpX
>>264
今までの例だと、PenDとかでは決算発表前だったな

269 :Socket774:2005/09/05(月) 22:04:55 ID:6JLK9jTi
>>268
じゃあConroeの発表は第3四半期の決算発表前って事で

270 :Socket774:2005/09/06(火) 00:00:07 ID:am5D+Lv7
http://pc.watch.impress.co.jp/docs/2005/0906/kaigai209.htm
↑来たよ後藤さん
「機能拡張の割に小さいYonahのコア」

271 :Socket774:2005/09/06(火) 02:12:49 ID:4Ieox5p7
ttp://techreport.com/etc/2005q3/idf/index.x?pg=4
このMitosis見ると、IntelはもうSMTよりCMTで
性能向上する方向に向いてそうだな。

272 :Socket774:2005/09/06(火) 02:19:40 ID:dbiRikM9
>>271
どゆこと?

273 :Socket774:2005/09/06(火) 08:48:51 ID:BO4TkFAV
.anandtech.com/cpuchipsets/showdoc.aspx?i=2492
↑ここの2ページ目にトレースキャッシュのことが書いてあるけどConroeに採用するってこと?
あと3ページ目の一番最後に
アムドのK9と同じくらいかそれ以上みたいなことが書いてある(Conroe)

274 :Socket774:2005/09/06(火) 08:55:22 ID:DTpCNbiU
http://www.powup.jp/jinken/leaflet/A3_v1.0_OMO.jpg
http://www.powup.jp/jinken/leaflet/A3_v1.0_URA.jpg

275 :Socket774:2005/09/06(火) 09:20:03 ID:E2fsTqu5
自民も推進みたいなもんじゃねーの

276 :Socket774:2005/09/06(火) 09:49:42 ID:BO4TkFAV
スレ違い

277 :Socket774:2005/09/06(火) 11:53:00 ID:KHb/T7+W
>>271
ttp://www.sun.com/processors/throughput/faqs.html#5

278 :Socket774:2005/09/06(火) 12:19:09 ID:KHb/T7+W
>>273 藻前リーディング力無さ杉 これなら中学生でも読めるはず
trace cache の話は Netburst の説明(この頁の3/4はこれまでの Intel の
アーキテクチャの解説で肝心の結論は「まだ良く分からん」w)
3頁目の K9 と Conroe の比較は現時点で分かってる情報
>but we know even less about K9 than we do about Conroe.

279 :Socket774:2005/09/06(火) 18:12:27 ID:BO4TkFAV
あれ?
アムドのK9って消えたんじゃなかったっけ?

280 :Socket774:2005/09/06(火) 18:48:24 ID:46+n6vji
K9が何だったのかさえ明かされていないので
結局何がどう変わったのかは不明

281 :Socket774:2005/09/07(水) 07:25:32 ID:/M0N+DJT
まぁアムドが次に何を出すか分からんからとりあえずConroeで逆転ってことだ

282 :Socket774:2005/09/07(水) 08:18:49 ID:D3tj22pc
>>281
そう甘くないかとorz

283 :Socket774:2005/09/07(水) 09:26:50 ID:011pO3E2
intelの場合はI/Oが従来型な分、
それだけでも大きなヘッドルームが残されてるからね。
そもそもk7からk8の性能向上分はほとんどメモコン統合だし。

てか、intelがWhitefieldでメモコン統合とシリアルバス実装してきたら、
AMDのアドバンテ−ジ無くなるな・・・

284 :Socket774:2005/09/07(水) 09:41:22 ID:2Cz/b5hv
http://pcweb.mycom.co.jp/photo/articles/2005/09/06/siggraph2/images/038l.jpg
算術計算ベンチマークをBrookベースでPentium 4 3.0GHzとGeForce 7800 GTXで実行したときのパフォーマンス比較。
その差はかなり大きい

時代はGPGPUか

285 :Socket774:2005/09/07(水) 09:44:19 ID:ZQyR6yjq
メモコン至上主義者やたらと多いな。
K7→K8の性能向上は、アーキテクチャの改良とクロック上昇分が主であって、
メモコン統合の効果は"?"だろ。

286 :Socket774:2005/09/07(水) 09:45:47 ID:sOrsGf35
K7からK8になって、クロックは下がったぞ。

287 :Socket774:2005/09/07(水) 09:50:28 ID:ZQyR6yjq
>>286
同一MNならばな。
豚:1.66GHz〜2.2GHz
濱:1.6GHz〜2.4GHz

288 :Socket774:2005/09/07(水) 10:18:34 ID:J7QGWeL5
アホ?

289 :Socket774:2005/09/07(水) 12:33:25 ID:sOrsGf35
同一モデルナンバーでは、クロックが下がった
つまり
同じクロックでは、性能が上がった

性能向上は、クロック上昇によるものではない、ってことだね。
K7よりも高い周波数で動くものがK8にあるのは、より新しい技術で作っているからだよね。

290 :Socket774:2005/09/07(水) 12:36:45 ID:ZElSMRRL
>>289
それもあるだろうけど
K7がK8より高クロックになったらマズイっていうマーケティングの都合もあるんじゃない
PenMのクロックが止まってるのもそれだろうし

291 :Socket774:2005/09/07(水) 12:44:22 ID:/M0N+DJT
PenMはTDPの問題だろう

292 :Socket774:2005/09/07(水) 12:45:01 ID:WpVEdH0N
整数演算の小さなプログラムだと同周波数でK7の方がいい場合があったような

293 :Socket774:2005/09/07(水) 13:11:59 ID:Y+OZlnlf
>>290
何のためのモデルナンバーだ。
それにK8が出た当初はK7の方がクロックが高かった。

294 :Socket774:2005/09/07(水) 13:41:27 ID:Rx028TQe
>>293
3400+(2.2GHz)って、後出しだっけ?
3000+(2GHz L2 512KB)は後で出たと記憶しているが。

295 :Socket774:2005/09/07(水) 13:52:02 ID:Rx028TQe
FX-51(2.2GHz)が同時。3400+(2.2GHz)は後だな。
何れにせよ>>293=アフォ

296 :Socket774:2005/09/07(水) 13:57:11 ID:Y+OZlnlf
>>295
ウルセーばか。290よりはマシだw
どっちにしろマーケティングの都合は関係ない。

297 :Socket774:2005/09/07(水) 14:07:22 ID:0Wuybby3
おまいらここはアムドのスレじゃないでちゅよ

298 :Socket774:2005/09/07(水) 14:14:37 ID:sOrsGf35
最初に出荷開始をアナウンスしたK8は、
Opteron 244(1.8GHz)、242(1.6GHz)、240(1.4GHz)で、
それは2003/4/22のこと。

一方、K7で最高クロックとなるのは、
AthlonXP 2800+(Thoroughbred 2.25GHz)で、
それは2002/10/1発表

ちなみに、
AthlonMP 2600+(2.133GHz)は2003/2/4発表
AthlonMP 2800+(2.133GHz)は2003/5/6発表
AthlonXP 3200+(2.2GHz)は2003/5/13発表


299 :Socket774:2005/09/07(水) 14:25:50 ID:Rx028TQe
アフォ度
XP(64)とMP(♪)を比べる298>|越えられない壁|>293

300 :Socket774:2005/09/07(水) 14:35:14 ID:Rx028TQe
ところで、皿2800+(2.25GHz)って実際に販売されたっけ?

301 :Socket774:2005/09/07(水) 14:43:55 ID:/M0N+DJT
さてあんたらに問題です
ここは何のスレでしょうか

302 :Socket774:2005/09/07(水) 14:49:43 ID:FO46s0KD
アッーー!!

303 :Socket774:2005/09/07(水) 15:52:17 ID:Y+OZlnlf
まぁRx028TQeもアフォだったということで。

304 :Socket774:2005/09/07(水) 16:24:51 ID:sOrsGf35
>>299
K7 vs K8でクロックの話をしているのに、
XPとMP、64とOpteronの違いを持ち出すほうが、アホだと思うが。

>>301
すまんかった。
ついカッとなってやった。
今は反省している。

305 :Socket774:2005/09/07(水) 16:41:24 ID:/M0N+DJT
>>304
別にいいっすよ
それにしてもYonahはまたびみょーな時期にでるな
EM64Tに対応してたら買うかもしれなかったが・・・

306 :Socket774:2005/09/07(水) 18:25:11 ID:dz5sQd4w
別にいいんじゃないの。
性能インパクト的には Dualcore>64bit だろうから。
メーカ的にも春夏商戦Yonah、秋冬商戦Merom(Vista)で逝けるし。

307 :Socket774:2005/09/07(水) 18:45:55 ID:7ygRZb8O
K8の時もそうだったけど、実際手にとってみないと判らないこの
待たされドキドキ感がいいよね。

308 :Socket774:2005/09/07(水) 19:08:23 ID:/M0N+DJT
まぁTDPがさがるからConroeを待つとするか

309 :Socket774:2005/09/07(水) 20:18:00 ID:cmYafZ91
CPU内に調停回路とやらがあればFSB半分にならずに済むの?

310 :Socket774:2005/09/07(水) 20:23:31 ID:cfT9iubA
1本はどんなに頑張っても2本にはならない

311 :Socket774:2005/09/07(水) 20:41:56 ID:vXuSMJ6o
>>309
何の話?Paxvilleの事?

312 :Socket774:2005/09/07(水) 20:53:48 ID:dz5sQd4w
特定の製品でなくて一般的な話では。

CPU内に調停回路を持つ場合、コア間の通信は、CPU内で高速に行なえるが、
CPU内に調停回路を持たない場合だと、低速のFSBを経由して、
ノースブリッジが其々のコアとFSBを介して調停をし、通信する事になる。

313 :Socket774:2005/09/07(水) 21:04:17 ID:cmYafZ91
>>311
ヨナとかコンロの話

314 :Socket774:2005/09/07(水) 21:05:16 ID:O1G9SSYa
わざわざ調停してるって事は一つのバスにぶら下がってるって事だから
結局時分割で通信するしかないような。


315 :Socket774:2005/09/07(水) 21:06:13 ID:cmYafZ91
調停回路無い代わりに共有キャッシュだった

316 :Socket774:2005/09/07(水) 21:17:40 ID:/M0N+DJT
>>315
確かに・・

317 :Socket774:2005/09/08(木) 10:51:14 ID:Dco8cHS7
素人臭い質問でスマンが、共有キャッシュというのは
2つのCPUから同時にアクセスされても応えられるものなのか?
それとも片方は順番待ちになるのか?

318 :Socket774:2005/09/08(木) 12:06:44 ID:yGjR+RFn
>>317
IDFの記事くらい目をとうそうよ〜

319 :Socket774:2005/09/08(木) 12:30:25 ID:uH7eoNKZ
>>317
お前IDFの記事見てないのか?

320 :Socket774:2005/09/08(木) 16:49:13 ID:rWvjDcdB
conroe期待してもいいですか?
ウィラメット、プレスコットのように
前より性能が低いことはないですか?

321 :Socket774:2005/09/08(木) 16:58:07 ID:uH7eoNKZ
プレスコ以下なんか絶対ありえん

322 :Socket774:2005/09/08(木) 17:06:25 ID:cS+rO/CK
>>321


323 :Socket774:2005/09/08(木) 17:16:59 ID:yQQlCafL
>>322
炭はプレスコが二人羽織してるだけだろうが。




324 :Socket774:2005/09/08(木) 18:30:03 ID:uH7eoNKZ
>>323
同意

325 :Socket774:2005/09/09(金) 01:15:50 ID:QOyKzj37
ユニバーサルバイナリに興味があって、いまさらMac-mini買ってみたけど、
今日公開されたAltiVec→SSE移植のドキュメントによれば
EM64TのIA32eモード(AMD流にいえばLONGモード)でFP/MMX使うかどうかすらまだ未定らしいね。


326 :Socket774:2005/09/09(金) 01:29:56 ID:z4kPXyVj
Win64ではOSがFPU/MMXレジスタを保存しないとのうわさ
もしそうなら、FPU/MMXをつかうのは事実上無理

327 :Socket774:2005/09/09(金) 02:07:36 ID:wDAL4LaK
FPU/MMXを使うメリットって何?
SSE2/3の方が性能出るんだろ?

328 :Socket774:2005/09/09(金) 02:37:13 ID:NAIHk67r
ヒント:懐古厨

329 :Socket774:2005/09/09(金) 02:59:23 ID:EcMCytyc
>>328
何それ?

330 :Socket774:2005/09/09(金) 03:01:37 ID:A6zaG4mX
Windows限定で言えば、VCなどのMSの言語を使用する限り
ランタイムは80bit精度の演算をしないからFPU不要。
でもいいのかなぁって感じ。

331 :Socket774:2005/09/09(金) 03:21:22 ID:NFQNmKH2
    In_п@ / ̄ ̄ ̄ ̄
  In( `∀´)< あげ
 (´⊂  炭 ⊃ \____
 ( つ ノ ノ
 |(__)_)
 (__)_)

332 :Socket774:2005/09/09(金) 04:54:16 ID:EcMCytyc
あぁ確かにそうでつね

333 :Socket774:2005/09/09(金) 08:32:44 ID:7Uosj4Sx
>>327
現行Pentium Mでは逆。
128ビットのSIMD演算ユニットの半分をマスクして利用っていう実装なら
文句なしにSSE2/3だが
実際には2つの64bitSIMDユニットを使った演算に展開してるというのは
知ってるでしょ。

Yonahでは解消するといわれている(らしい)問題だけど。

まあ、Pentium 4ですらmovq×2回>movdquだし、使い場所を選ぶ。
たとえば下位QWORDしか使わない場面でMMXユニット2個使うのは
結構無駄じゃん。
MMX演算ユニットが128ビット演算ユニットの下位QWORDマスク
みたいな贅沢な実装にならない限り、2個1実装である限りは、
部分的にでもMMXを使ったほうが速いケースは出てくるのですよ。

Appleが使う時点でのEM64Tの実装がFP/MMXが8本かどうかも疑問だしね。
いちおう命令セット的に16本に拡張してもx64との互換性は保てると思われ。



334 :Socket774:2005/09/09(金) 09:52:56 ID:8bsfjr8V
>>333
ありえん

335 :Socket774:2005/09/09(金) 12:36:34 ID:Xjq7bpTw
つかMMとXMMは排他じゃないんで。
同時に使えるし相互にデータ交換する命令もある。
浮動小数をXMMで使いながらMMX使うことだってできる。
ちなみにMSのPSDK2003ではたしかに使えないがVS2005ではMMXがそのまま使える。

なんにせよ使えないより使えた方がいいに決まっているだろ。
すくなくともMeromまではSIMD ALUは128ビット化されないし。
そうなれば2個の演算ユニットに別々の命令を行わせることができたほうがいい。

336 :Socket774:2005/09/09(金) 13:31:02 ID:q1oFL+ux
IntelやAMDにとってx87や同じレジスタを利用しているMMXは将来を
考えた時に邪魔な存在と判断された。

近視的思考は止めたら?

337 :Socket774:2005/09/09(金) 13:53:19 ID:UtyUJBiu
>>336
CPU自体は問題なくx87/MMXを使えるよ
IntelとAMDは全く関係無い
純粋にMSのWin64の実装の問題

338 :Socket774:2005/09/09(金) 14:13:30 ID:X1q8aWd2
>>337
そんな当たり前の事を自慢げに話されてもなぁ・・・
EM64TやAMD64が普及して32bitがLegacyとなればx87やMMXの
ロジックを手抜きできる。手抜きした分はSSE?に使えば全体として
happyになれる可能性が高い。
特にx86系はデコーダが苦しいとされるのでその効果は馬鹿に
できないと思われ。

339 :Socket774:2005/09/09(金) 14:28:06 ID:Yjn6/9kD
>>336
セグメントレジスタは? リアルモードは? 仮想386モードは?

340 :Socket774:2005/09/09(金) 14:41:32 ID:UtyUJBiu
スマン
自演の邪魔でもしてしまったか


341 :Socket774:2005/09/09(金) 14:51:17 ID:X1q8aWd2
>>339
お前馬鹿だろう。

セグメントレジスタ -> セグメントセレクタとしてまだ使われている
リアルモード -> 過去互換性の為必要
仮想386モード -> 仮想86モードの事か?www

64bit native modeでx87とMMXをサポートしない事は互換性を必要と
しないからだという事が理解できていないな。


342 :Socket774:2005/09/09(金) 14:58:40 ID:Yjn6/9kD
>>341
>>326の噂が本当なら)MSが必要としてないのは分かるが、
どのレスをどう読むとIntelやAMDが必要としないと読めるんだ?

ああ、>>336>>341も必要としてないのは分かってる。
ついでに言えば漏れもいらんけどな。

343 :Socket774:2005/09/09(金) 15:06:38 ID:X1q8aWd2
>>342
> (>>326の噂が本当なら)
確認してみればいいじゃないか。簡単なプログラムを書けばできるぞ。

> どのレスをどう読むとIntelやAMDが必要としないと読めるんだ?
MSが全て悪いみたいな馬鹿な事を書いたから違うと書いたのですが?

344 :Socket774:2005/09/09(金) 15:14:45 ID:Yjn6/9kD
>>343
それは
「IntelやAMDが必要としていないから、MSもあえて互換性を取らなかった」
といいたいの? そう思うソースある? ウスターとかトンカツ以外の。


345 :Socket774:2005/09/09(金) 15:35:16 ID:Sc1VFkon
>>344
仕様書よく読んでから出直してね。

346 :Socket774:2005/09/09(金) 16:28:18 ID:+2D5cpJV
FSBが1066Mhzになるのはいつ?

347 :Socket774:2005/09/09(金) 17:51:30 ID:EcMCytyc
>>346
おそらくConroe

348 :Socket774:2005/09/09(金) 18:24:40 ID:m4Fg5xzq
>>326
アフォか。普通にありえん。
互換性とプログラムの柔軟性をを無視して
たかだか64bit8本だかのレジスタ保存のオーバーヘッドごときを気にするとは思えない。
釣られすぎです。

簡単なアセンブラでテストできるから
64bitの開発環境があるひとはテストキボン

349 :Socket774:2005/09/09(金) 18:28:41 ID:fnMS5Mth
>簡単なアセンブラでテストできるから

ここは笑うべきところかw

350 :Socket774:2005/09/09(金) 18:57:01 ID:Yjn6/9kD
>>349
笑いどころの分からない漏れはイケテナイのだろうか。

FPUレジスタの内容をダンプするプログラムと、
FPUレジスタの内容を変更しまくるプログラムを、
同時に走らせれば一目瞭然。実に簡単。

もっとも、漏れの周りには64bit Windowsがないので、
そういう意味では非情に難しいテストではある。

351 :Socket774:2005/09/09(金) 23:36:10 ID:m4Fg5xzq
2つのプログラムを同時に起動し、
それぞれがFPUスタック、もしくはmmレジスタに
値の違うデータを書き込んでみて、読み取って
それが書き込んだものと一致するか確認すればいい。

movq mm1, [eax]
//ここになにかウェイトをおく。
movq [eax] , mm1

これだけ。

352 :Socket774:2005/09/09(金) 23:38:21 ID:m4Fg5xzq
上のプログラムでは上書きしてるとか比較してないとか
レジスタの値がどうのこうのとか、いろいろあるだろうけど、
まあ、その辺はキニシナイでクレ。

353 :Socket774:2005/09/10(土) 01:34:38 ID:dqVDXyRs
ttp://slashdot.jp/comments.pl?sid=252134&cid=726749

354 :Socket774:2005/09/10(土) 02:01:55 ID:3Q0ZJ1Lj
アホか!!!
x86 64bitでのRegisterCallについてのドキュメンテーションじゃないか。

x86 32bitのstdcall規約の関数はどうなってると思う?
eaxは関数の結果のリターンに使われる。
edx,ecxは呼び出した関数が適当に変更するので、戻ったときの値は不定である。
ebxその他のレジスタは関数呼び出しの前後で値は変更されないことを保障する。

それだけのことじゃないか。
プロセスレベル、スレッドレベルでのレジスタの保存くらいはやってるだろ。

355 :Socket774:2005/09/10(土) 02:43:02 ID:70AhY90y
もまえら、岩波書店や共立出版のカーネル設計の本よめよ。
TSSがなんたるかぐぐれ。

356 :Socket774:2005/09/10(土) 03:26:14 ID:U2cit5xa
カーネルモード限定の話っぽいな。

357 :Socket774:2005/09/10(土) 05:37:44 ID:xtrw5kQi
>>348 80ビット

358 :Socket774:2005/09/10(土) 11:18:07 ID:sK+dNBCn
>>351
64bitで[eax]かよ。

>>356
32bitでもkernel modeでFP,MMXを使用する場合のレジスタ退避は必要ですよ。
DDKのdocumentぐらい読んでね。

まぁ、結論から言えばuser mode programのFP,MMXレジスタの退避はする。
ただしwebにある過去の情報から考えるとリリース前のバージョンでは退避し
ていなかったモノがありそう。ml64でもこんなメッセージを出すし。
x87 and MMX instructions disallowed; legacy FP state not saved in Win64


359 :Socket774:2005/09/10(土) 12:12:58 ID:z8EmdPn0
>>358
x64でもポインタじゃないかぎり、汎用整数値はDWORD推奨だけどね。


360 :Socket774:2005/09/10(土) 12:47:41 ID:4ZKhqN3U
>>359
eaxと書かずに[eax]と書いた理由がわからないんだね。www

361 :Socket774:2005/09/10(土) 14:20:34 ID:z8EmdPn0
なんか変なビパーがいるな

逆に
movq mm0, eax

が通るとでも思ってるのだろうか。

362 :Socket774:2005/09/10(土) 14:39:57 ID:+hB8HV0L
>>361
64bitなら
movq mm0,[eax]
じゃなくて
movq mm0,[rax]
だと指摘した後に
movq mm0,eax
が通ると思っている?
と質問する馬鹿がいる事に驚いた。

363 :Socket774:2005/09/10(土) 15:25:04 ID:z8EmdPn0
32bitのコードとはことわってなかったわけで
movq mm1,[eax]
は32bitでは正しいコードだし、まがりなりにもXP 64bit Editionでは実行可能。

しかし>>361は32bit用でも64bit用でも通らない。

そしてmm1がmm0にすり替わってることに気づかない馬鹿がいた

364 :Socket774:2005/09/10(土) 15:51:19 ID:sK+dNBCn
>>363
> 32bitのコードとはことわってなかったわけで
そりゃそうだwww
64bitの話をしているんだからwww

スレ読み直してこいや

365 :Socket774:2005/09/10(土) 15:53:00 ID:u+cYR2vv
>>363
(・∀・)ニヤニヤ

366 :Socket774:2005/09/10(土) 15:55:26 ID:z8EmdPn0
すぐID変えるのやめようね。

367 :Socket774:2005/09/10(土) 15:55:28 ID:qoiM+X/i
>>z8EmdPn0痛すぎる。

368 :Socket774:2005/09/10(土) 15:57:00 ID:sK+dNBCn
>>366
好きでID変えているわけじゃないんだが・・・

まぁ、少なくとも俺の他に2人いるぞ。
信じたくないだろうけどなwww

369 :Socket774:2005/09/10(土) 16:00:05 ID:qoiM+X/i
>>z8EmdPn0
自分の愚かさに気付け

ひょっとして録音か?

370 :Socket774:2005/09/10(土) 16:10:09 ID:sK+dNBCn
>>368
自己レス
俺が他に2人いると思ったが、その2人が同一人物である可能性は否定できなかったな。

371 :Socket774:2005/09/10(土) 16:30:32 ID:1yUzrX8w
コードとかプログラムとかさっぱりわからないのでCPUの話しようよ。

372 :名無しさん@そうだ選挙に行こう:2005/09/10(土) 17:04:36 ID:7vmV+YZ4
プログラムにバグなんかあるわけないだろ。
CPUじゃあるまいし。

373 :名無しさん@そうだ選挙に行こう:2005/09/10(土) 17:25:58 ID:rMI5X59j
ここ次世代CPUスレだよな?

374 :名無しさん@そうだ選挙に行こう:2005/09/10(土) 17:49:30 ID:rMI5X59j
>>372
CPUとプログラムが・・・

375 :名無しさん@そうだ選挙に行こう:2005/09/10(土) 19:30:13 ID:M1R68ekj
http://www.digitimes.com/mobos/a20050908A2004.html
Yonah,CedarMill,Preslerは揃って1月の登場になりそうだと。

376 :名無しさん@そうだ選挙に行こう:2005/09/10(土) 19:46:05 ID:rMI5X59j
>>375

377 :名無しさん@そうだ選挙に行こう:2005/09/10(土) 20:11:37 ID:yP3h7KXt
>>375
スレ関係無いけど、Fab36が10月から量産か…

378 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 01:23:10 ID:E5HKi+75
次世代語る前に今の世代のCPU勉強したほうが。

379 :Socket774:2005/09/11(日) 10:34:04 ID:JR2ob7iL
CedarMillってTejasの生き残りだっけ?
SSE4あったりするの?

380 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 10:39:07 ID:Brpo6BWc
>>378
お前スレタイ読めるか?
>>379
多分違うかと

381 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 11:41:53 ID:j8gfeDiq
次世代っていつ頃の話だ?
vistaが出たらPCを買い換えようと思うけどその時は次世代CPUになってる?


382 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 12:12:52 ID:PQ890e5N
Merom、Conroeが出ている。

383 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 12:17:17 ID:mPbQrjRl
>>379
本来はTejasの65nm Versionだったけど、Tejasキャンセルにより、
Prescottの65nm Versionに変更された。

384 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 14:55:06 ID:WYbyWg/3
CEDEC2005 - デュアルコアプロセッサのためのマルチスレッド対応ゲームの開発事例
ttp://pcweb.mycom.co.jp/articles/2005/09/10/cedec1/

だそうだ

385 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 16:10:58 ID:E5HKi+75
>>380
現代の計算機も判ってない香具師が次世代を語るのはいかがなものかと思ったけれど
それはそれで面白いな。

386 :名無しさん@そうだ選挙に行こう:2005/09/11(日) 16:38:19 ID:c3LOf0ds
本当に"わかってる"奴なんて一握りだろうに…
いかがなものか、なんて言えちゃう位だろうからわかってる人なんだろうけど。

387 :Socket774:2005/09/12(月) 01:21:53 ID:JHeMdD3i
じゃあCPUの勉強はどこですればいいですか?

388 :Socket774:2005/09/12(月) 01:24:44 ID:fzvbvslx
まずOSの勉強をすれ。OSを知らんとIRQもMMUも本質的に理解できない。
岩波と共立出版だな。

389 :Socket774:2005/09/12(月) 07:48:04 ID:VvVhh/nB
つ[4-8222-8056-X]

390 :Socket774:2005/09/12(月) 17:44:50 ID:CTFnVRTn
Tejasって4つCPUが見えるHTだったっけ?
SSE4はまだ残っているんだろうか。
conroeに搭載されたりして。

391 :Socket774:2005/09/12(月) 17:48:43 ID:Cr8eNrf+
>>390
CONROEは可能性あるな

392 :Socket774:2005/09/12(月) 22:41:02 ID:WtFRcd4c
Paper: Intel buys entry-level chipsets from ATI
ttp://www.digitimes.com/mobos/a20050912PR207.html
Intel may purchase a combined volume of 1.5 million chipsets from ATI and SiS per month,
with shipments to start in October this year, the paper said

393 :Socket774:2005/09/12(月) 23:33:40 ID:GHMBpRN9
Server and Workstation Roadmap
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2528&p=3

394 :Socket774:2005/09/13(火) 00:06:41 ID:/4Ug+Err
Intel prepares to roll out 65 nano Pentium 4s
ttp://www.theinquirer.net/?article=26071

Intel prices up Yonah microprocessors
ttp://www.theinquirer.net/?article=26062

Yonahは1月6日らしいな。

395 :Socket774:2005/09/13(火) 00:10:48 ID:/4Ug+Err
ttp://arena.nikkeibp.co.jp/winpc/col/02/map_intel.shtml
>IntelはデュアルコアCPUロードマップを積極的に展開する一方、
>次期Pentium 4 6xxシリーズとして開発している「Cedar Mill」(シダーミル:開発コード名)は、
>ハードウエアバーチャルマシン機能の「Virtualization Technology(VT)」を動作させないことにした。

どうやらCedar MillはVT、disableにするらしいね。

396 :Socket774:2005/09/13(火) 01:31:02 ID:nUGxWKDH
preslerはどうなるんだろう。
CederMill二つだからやはりdisable?

397 :Socket774:2005/09/13(火) 01:34:16 ID:g++AuwgG
記事読めば「デュアルコアCPUのみを高性能化するようだ」と書いてあるんだからさ
普通はenableだと考えないか?

398 :Socket774:2005/09/13(火) 02:03:33 ID:nUGxWKDH
ごめん、記事読んでなかったよ。

399 :Socket774:2005/09/13(火) 03:33:15 ID:vFDcFBea
http://pc.watch.impress.co.jp/docs/2005/0913/ubiq124.htm
YonahをスリムデスクトップPC向け市場に投入へ
Intelは同じ第1四半期にハイエンド向けだけでなく、新しいプラットフォームとしてスリムPC向けの製品ラインを投入する。
具体的には、YonahをデスクトップPC市場へと投入する。

400 :Socket774:2005/09/13(火) 04:04:19 ID:8Uai9qak
>Banias系コアの流れをくむConroeは3GHz台の動作周波数で駆動され、
>4MB/2MBのL2キャッシュを備えるモデルが用意されるという。
>また、「Merom New Instruction(MNI)」と呼ばれる新しい命令セットも追加される予定で、
>主にメディアファイル処理時の性能が大幅に向上することになるという。

SSE4もあるみたいだな。

401 :Socket774:2005/09/13(火) 04:14:31 ID:nUGxWKDH
merom、conroe世代のセロリンについては、何かアナウンスされてる?

402 :Socket774:2005/09/13(火) 09:25:17 ID:EPPRea3C
>401
いや
と言うか
ペンティアムブランドで出すかすら分からない

403 :Socket774:2005/09/13(火) 13:03:57 ID:EPPRea3C
>>400
どこの引用?

404 :Socket774:2005/09/13(火) 14:11:48 ID:6/A3/OZ9
記事読もうぜ

405 :Socket774:2005/09/13(火) 14:41:53 ID:EPPRea3C
携帯だから記事読めない

406 :Socket774:2005/09/13(火) 16:44:40 ID:CJ7cYszE
>>400
テハスのそのままメロンに使っていたら受けるな。
今度は何個くらい追加されるんだろう?

407 :Socket774:2005/09/13(火) 23:56:34 ID:jXXdaFWj
            In_   
           |||(`Д´#) 読めない
           ○ プ ⊂)
         /旦/三//|
        | ̄ ̄ ̄ ̄ ̄| .

408 :Socket774:2005/09/14(水) 01:33:54 ID:w+ywWPoc
全スレ1000です。
外注の方まだ見てるかな?
ギャラクシー出ましたね。Opteron 8wayも出る予定ですね。
コメントほしいなw

409 :Socket774:2005/09/14(水) 05:29:33 ID:6Fcj3X1u
Intel 975X chipset to support Nvidia’s SLI and ATI’s CrossFire
ttp://www.digitimes.com/mobos/a20050913A4012.html
Intel has reached a licensing agreement with both Nvidia and ATI
that will allow Intel users access to drivers to enable SLI or CrossFire, the sources noted.

410 :Socket774:2005/09/14(水) 05:43:31 ID:HyYe6jbA
>408
粘着やめろ。
殆ど関係ない話でスレ潰した関係者は氏ね

411 :Socket774:2005/09/14(水) 11:34:38 ID:wf0IH8YN
>>410
お前の脳内じゃメモリインタフェースのトポロジがCPUに関係無い話なのか?

412 :Socket774:2005/09/14(水) 14:15:53 ID:ihT+i8Yu
>お前の脳内じゃメモリインタフェースのトポロジがCPUに関係無い話なのか?
でもopteronは"intel"製 CPUじゃないですから。

413 :Socket774:2005/09/14(水) 14:40:40 ID:Hjpu7lwa
>>412
確かに

414 :Socket774:2005/09/14(水) 15:26:28 ID:Ee5Kj5yU
おそらくintelはCPUの一般名詞なんだよ

415 :Socket774:2005/09/14(水) 15:46:45 ID:VxNS5PMR
>>395
INTELの説明では、Pen4 6x1シリーズでVTをディセーブルにするのは、消費電力を抑えるため。
と、WinPCの本間文の記事には書いてた。

416 :Socket774:2005/09/14(水) 17:41:59 ID:h/o29qqh
>>412
メモコン内蔵のメリット・デメリットの話だろ。
Opteronが既にメモコン内蔵を採用しているってだけ。

そんな狭い視野じゃ次世代の話なんで無理だな。www

417 :Socket774:2005/09/14(水) 21:23:34 ID:z66lkFKE
>>416が広い視野を披露してくれるそうです


418 :Socket774:2005/09/14(水) 23:10:29 ID:5y/1uQGg
>>417
なんでシングルコアでVT disableする予定になったと思う?

419 :Socket774:2005/09/15(木) 01:00:59 ID:xYzxhLED
>>418
なんで?

420 :Socket774:2005/09/15(木) 01:14:06 ID:4S3iGr9n
FSBもうあがらんのんかのう?

421 :Socket774:2005/09/15(木) 01:45:16 ID:Vg/JaEjL
>>418
シングルコアだとコンテクスト切り替えが必要になるからだろ。
プロセッサが各々独立して動く必要がある。

422 :Socket774:2005/09/15(木) 05:28:10 ID:wmKHhT9+
別に関係ないと思うよ。
機能の有効・無効で差別化して売るのはいつものIntelの常套手段だから。

423 :Socket774:2005/09/15(木) 05:51:29 ID:HEgNLjYY
>>422
同意
性能が落ちるなら落ちるで全然構わない
デュアルコアに誘導するネタにできるから
コンテクスト切り替えなんてシングルコアでもやってるわけで


424 :Socket774:2005/09/15(木) 10:24:58 ID:/PqTScEN
広い視野まだ?(´・ω・`)

425 :Socket774:2005/09/15(木) 12:29:46 ID:661yiTjL
既にVMwareやVirtual PC/ServerがあるのにVTで何が変わる?

426 :Socket774:2005/09/15(木) 13:03:31 ID:devhRgTX
>>425
おまいVMwareやVirtualPC使った事無いだろ、
てかVTの解説記事とかも読んでないだろ。

427 :Socket774:2005/09/15(木) 13:24:03 ID:X4ORA7pa
>>426
それで何が変わるんだ?

428 :Socket774:2005/09/15(木) 13:43:05 ID:GCZQvNsw
ソフトウェアエミュとハードウェアエミュの差による性能差。

429 :Socket774:2005/09/15(木) 13:50:03 ID:X4ORA7pa
>>428
速くなるのか?

430 :Socket774:2005/09/15(木) 14:36:45 ID:GCZQvNsw
そりゃ、各仮想マシンをハードウェアで管理支援する事になるからね。

431 :Socket774:2005/09/15(木) 14:43:47 ID:/82Kv+X9
>>430
残念!
VMware社は従来のdirect execution and binary translation方式とVT-xで
どちらか一方が性能的に有利とは決まらないといっている。

432 :Socket774:2005/09/15(木) 15:21:06 ID:GCZQvNsw
>>431
ttp://www.vmware.com/news/press/ibd_1.html
オーバーヘッドを縮小するって言ってるが。

433 :Socket774:2005/09/15(木) 15:35:22 ID:/82Kv+X9
>>432
俺が見たソースはIDFの資料だ。
参加した人から貰ったんだけど勝手にupできんし・・・
実際はwebから簡単なpasswordで入手可能だから探してくれ。

セッション名はEnterprise Virtualization for Intel Platforms
資料22ページだ。

434 :Socket774:2005/09/15(木) 17:18:45 ID:4S3iGr9n
仮想化技術で何ができるんですか?

435 :Socket774:2005/09/15(木) 17:21:30 ID:ww+7zj3e
俺がIDFでMSのヤツから聞いた話は
XenとVTオンのPen4で、260%速くなるって聞いたかな
AMDのは(´ー`)チラネーヨといっていた

ちなみに口伝のみなので、資料などはない

436 :Socket774:2005/09/15(木) 17:45:37 ID:3wKvr90+
Xenはuser/kernelがring3/1だからね。
VMwareのring3/3とは事情が違うよ。

437 :Socket774:2005/09/15(木) 20:40:49 ID:4S3iGr9n
AMDとintel仮想化技術に関して
互換性がないらしいけど、
どっちが勝つとおもう?
SSEのようにintelが勝つのかな?
3Dnowってまだ使われているんだっけ?

438 :Socket774:2005/09/15(木) 21:09:04 ID:o0Tzh3Xe
穴があるとか性能とかそんなの関係無しにMSが対応すれば生き残る
VTが生き残るのは>>435読むと確定のように思える
AMDのも対応するなら生き残るだろう

439 :Socket774:2005/09/15(木) 21:46:47 ID:/PqTScEN
穴や性能に関してはVTの将来バージョンで解決されるでしょう。

440 :Socket774:2005/09/15(木) 22:12:23 ID:xYzxhLED
どっちが性能がいいかは分からんけど
少なくともアムドはまだ「パシフィカ?」ができてなく
VPはできている(というか実装済み)
よって今のところインテル有利

441 :Socket774:2005/09/15(木) 22:21:41 ID:NbEyjeA/
AMDのPacificaの仕様は、VTより先に公開されてるじゃなかったっけ?

442 :Socket774:2005/09/15(木) 22:38:07 ID:xYzxhLED
>>441
でもまだ向こうは実装すらしてない

443 :Socket774:2005/09/15(木) 22:41:07 ID:UbyHyK/6
>>438
MSのアダム氏によると、VTのサポート、ならびに「Pacifica」(AMD)のサポートは、2006年末までに
出荷予定のVirtual Serverバージョンに含まれる見込みだという。
http://www.itmedia.co.jp/enterprise/articles/0508/25/news018.html

444 :Socket774:2005/09/15(木) 22:52:22 ID:NbEyjeA/
>>442
タイミングから見ると、今のAMDのOp用Egypt/Italy/Denmarkはdisableっぽいけどな
…San DiegoとVeniceは知らんが

445 :Socket774:2005/09/16(金) 01:08:26 ID:OJhqzAZk
穴って・・・デバイスのバスマスタ転送にCPUがどうやって関与しろと・・・
Intelの方針としてはチップセットにDMA remapping機能を加える予定にはなっている。

446 :Socket774:2005/09/16(金) 02:49:05 ID:71spTXY2
>>441
いや、普通にintelが先。今年の1月に既に仕様書公開してる。

447 :Socket774:2005/09/16(金) 02:55:32 ID:71spTXY2
>>444
Rev.Fからよ。

448 :Socket774:2005/09/16(金) 05:05:36 ID:71spTXY2
Intel invests $345 million to expand 200-mm U.S. fabs
http://www.eetimes.com/news/latest/showArticle.jhtml;jsessionid=SMASYZIFWO0MUQSNDBESKHA?articleID=170703488


449 :Socket774:2005/09/16(金) 11:41:22 ID:+aJyyKme
自作板のみなさまの長年の勘からすると
Meromコアはかなり期待できるものになりそうですか?

450 :Socket774:2005/09/16(金) 11:49:57 ID:mUT/nHdj
>>449
PenMがイイから期待できる。

まぁYonahが出ればさらに予想しやすくなるんだろうけど
MeromはYonahの改良版だからね



451 :Socket774:2005/09/16(金) 11:53:41 ID:2Gm8rA+i
>>450
改良版と言うより
進化版と言った方がいい

452 :Socket774:2005/09/16(金) 12:06:51 ID:5kP67lqy
お前 国語の成績悪かっただろ。

453 :Socket774:2005/09/16(金) 16:15:01 ID:oEw0UMPN
>>449
65nmプロセスの出来次第。
現状では判断材料なし。

454 :大きいことはいいことだ!?:2005/09/16(金) 16:37:43 ID:+QJwvXDv
Intel、3億4500万ドル投じ製造能力拡大
http://www.itmedia.co.jp/news/articles/0509/16/news022.html


Merom/Conroeのダイサイズって
イスラエルチームのいつものケチケチ作戦でめちゃくちゃ小さくなるかと思ってたけど
意外とイメージほど小さくないのかもね?

455 :Socket774:2005/09/16(金) 16:40:54 ID:mUT/nHdj
>>454
Conroeはキャッシュがデカイからねぇ
コアは小さいみたいだよ

456 :Socket774:2005/09/16(金) 17:05:17 ID:/ZRZbazq
>>454
それはチプセトのfabだね。
最近、チプセト足りなくてひーひー逝ってたからね。

457 :Socket774:2005/09/16(金) 19:00:48 ID:2Gm8rA+i
>>456
金儲けが出来なくてな

458 :Socket774:2005/09/16(金) 22:29:13 ID:epEi+BIx
イスラエルチームに過度の期待はどうかと思う
ネットバースト作ったのもP6作ったのもオレゴンチームだしね
PentimMが成功しているのはP6の素性の良さが半分くらいある

459 :Socket774:2005/09/16(金) 22:42:11 ID:2Gm8rA+i
>>458
確かに期待のし過ぎは良くないと思うが
PenMはP6がベースだがあまりP6の面影を残して無いらしいぞ

460 :Socket774:2005/09/17(土) 00:41:08 ID:tTWA7LgT
・パイプラインの段数増加
・大容量省電力2次キャッシュ
・μopsフュージョン
・P4バスをベースに省電力化
・SSE2搭載

省電力にたいしてのてこ入れはかなりの修正箇所だと思うし
P6→PenMのほうがYona→Meromより変更点は多いと思う


461 :Socket774:2005/09/17(土) 07:13:14 ID:0mAhIQLA
>>460
携帯だからどこか分からんが(P6→PenM)≧(Yonah→Merom)≫(PenM→Yonah)の順で進化度が高いらしいよ

462 :Socket774:2005/09/17(土) 09:52:50 ID:xW0EbovJ
P6→PenM フルスクラッチ
Yonah→Merom フルスクラッチ
Dothan→Yonah 改良
Banias→Dothan 小改良
だった思うんで違いの大きさもこの順かと
メロンはまだ先だからハッキリしないけどね

メロンベースのコンロはオレゴンチームだから
改悪のキケン性もなきにしもあらず・・・

463 :Socket774:2005/09/17(土) 10:44:52 ID:0mAhIQLA
>>462
まぁ>>458の言う通り
P6を作ったのもオレゴンだけどな

464 :Socket774:2005/09/17(土) 12:23:05 ID:fZPtqP4/
改悪言っても、今度は消費電力に対しての性能比を売りにしていくんだから、
TDPがMeromより上という以上、絶対性能はConroeが上にならざるを得ないんじゃ…?
Meromのoverclockingで同じ程度の値段のConroeの性能を抜く、というのなら
改悪かもわからんが…

465 :Socket774:2005/09/17(土) 14:44:30 ID:0mAhIQLA
>>464
オレゴンだったら・・・やりかねん

466 :Socket774:2005/09/17(土) 15:17:51 ID:rAluEyjv
  In_п@   In_     In_п@
 (@ε@)つ ( `∀´)つ (Φ∀Φ)つ
 ( 二つ    ( 二つ    ( 二つ
  \./ /、    \./ /、    \./ /、
    ∪`J      ∪`J      ∪`J
俺達オレゴンチームの辞書に成功の文字はない!

467 :Socket774:2005/09/17(土) 15:53:47 ID:YltPHXGh
R520みたいになったり・・

468 :Socket774:2005/09/17(土) 16:31:12 ID:1UMyigpm
コンロは単にメロンのVth下げてVcore上げたバージョンでしょ

469 :Socket774:2005/09/17(土) 17:04:40 ID:IxI7BmWS
月刊アスキーにYonah 2GHzのベンチが載ってたぞ。
縁故もゲームもPenD840と同等以上、でもX2 4800+にはかなり及ばないみたい

470 :Socket774:2005/09/17(土) 17:22:40 ID:0mAhIQLA
>>469
ほんとかよ
ほんとだったら
意外に使えないな

471 :Socket774:2005/09/17(土) 17:55:54 ID:0mAhIQLA
>>469
ほんとだ・・・
今本屋に行ってきた
ただFSBのこととかを考えたらそう悲観する数字でも無いな

472 :Socket774:2005/09/17(土) 19:34:58 ID:XqCIrmVD
だからP6もオレゴンなんだが。
それからConroeがオレゴンなんていう情報はない。
オレゴンチーム方がイスラエルより古参なんだけどね。
NetBurst一発でどうこういってるやつは、2ch情報に洗脳されすぎだろ。

473 :Socket774:2005/09/17(土) 19:37:24 ID:XqCIrmVD
それからPenMのデコーダが今までP6とたいして変わらないということに気づけよ。

474 :Socket774:2005/09/17(土) 19:48:03 ID:0mAhIQLA
>>472
IDF関連の記事を探せば
オレゴンがConroe担当だって分かる

475 :Socket774:2005/09/17(土) 19:52:11 ID:GG78vlVN
YonahでAMDぶっちぎるつもりだったのか・・・
ここの厨どもは

476 :Socket774:2005/09/17(土) 19:52:37 ID:0mAhIQLA
>>473
俺がP6→PenMが
大きく改良と言ったのはITメディアの記事を読んだから
細かいところまで知ってる訳では無い

477 :Socket774:2005/09/17(土) 19:53:42 ID:XqCIrmVD
ま、ConroeではあっさりAthlon64は抜かされるわけだが。

478 :Socket774:2005/09/17(土) 19:55:00 ID:XqCIrmVD
エデン氏 「いえ、そうではありません。確かにMeromはイスラエルで設計されましたが、
他のプロセッサに関しては別のチームが設計を行っています。例えばオレゴンのチームは
デュアル/マルチプロセッサの経験、サーバ向けプロセッサの経験が豊富です。
マイクロアーキテクチャは同じですが、最終的なチップのデザインは彼らが行っています」

これか。たしかにConroeはオレゴンがやっているようだ。

479 :Socket774:2005/09/17(土) 20:01:13 ID:UTLfzCYd
>Yonah
PenDをロバ呼ばわりできるだけの性能はあるのは事実か。
それに、互角以下とはいえ、ノート向けCPUでAthlon64 X2と勝負になるなら大したものだと思う。

PrescottとSmithfieldが駆逐されるのは時間の問題かな。

480 :Socket774:2005/09/17(土) 20:15:08 ID:0mAhIQLA
>>479←Yonahのピン数ww
それもあって
YonahもVIIVの対象になったんだろうな

481 :Socket774:2005/09/17(土) 20:37:56 ID:Sj4rPtHG
pin数は多分従来通り478だと思うけどな。(Socket名は479だが)
と詰まらないツッコミをしてみる。

今一番気になっているのはConroe登場時にローエンドをどれくらいの価格で出してくるかなんだよな。
$500以上でしか提供されないとかだとどれだけ性能良くても微妙だ。

482 :Socket774:2005/09/17(土) 20:45:41 ID:0mAhIQLA
よく考えたら
今までのPenMが479ピンで
Yonahが478ピンじゃない?

483 :Socket774:2005/09/17(土) 20:55:45 ID:ySygDacz
>>481
Conroeはハイエンドからの投入になるみたい。
で。しばらくの間はハイエンドがConroe、メインストリームがPreslerで住み分ける模様。

Conroeがメインストリーム〜ローエンドに降りてくるの発売後しばらくたってからじゃない?

484 :Socket774:2005/09/17(土) 21:03:52 ID:Sj4rPtHG
Baniasは最初479pinで途中から478pin、Dothanは最初から478pinだったと思う。

後藤の記述でConroeはハイエンドから、というのは見たような記憶は確かにあるな。
ただ、Conroeと同時期にAllendaleというコア名で廉価版の噂もあったり。
これが本当かどうか。

485 :Socket774:2005/09/17(土) 21:36:07 ID:7/XcTmZu
>>472
次の世代のCPUが前の世代のCPUより性能が低いって状態に
なったのはP6(Pentium Pro)からなんだが


486 :Socket774:2005/09/17(土) 22:06:02 ID:adlR584M
>>478
ConroeとMeromの差異ってFSB位しか無いと思ってたけど、他にも有るのか?

487 :Socket774:2005/09/17(土) 22:11:09 ID:/sMD6pJX
>例えばオレゴンのチームは
>デュアル/マルチプロセッサの経験、
>サーバ向けプロセッサの経験が豊富です。

デュアルプロセッサ/マルチプロセッサの経験って・・・
オレゴンはPenMを2個くっつけただけのコアとか出しかねないW

488 :Socket774:2005/09/17(土) 22:15:01 ID:TC1z8Mlq
ヨナ、コンロが出たらX2安くなりますか。
ヨナのIPCどれくらいかな?

489 :Socket774:2005/09/17(土) 22:36:15 ID:XqCIrmVD
>>478
よめばわかるじゃん。

マイクロアーキは共通でも、インプリメントが違う( ´∀`)

490 :Socket774:2005/09/17(土) 22:37:10 ID:UUKTy2Lp
>>487
ttp://pc.watch.impress.co.jp/docs/2005/0825/kaigai08.jpg
Whitefieldは2個くっつけたように見えるな

491 :Socket774:2005/09/17(土) 22:50:19 ID:P2ZPq41G
>>490
本当だねぇ
2次キャッシュの共有が4コアだと難しいのかね

492 :Socket774:2005/09/17(土) 23:16:01 ID:YT/HE+B0
Trをいちいちスリープさせるとか言ってたような記憶尾があるんだが
性能も下がるからMeromには使ってConroeには使わないとかやりそう

493 :Socket774:2005/09/17(土) 23:31:51 ID:dN1Rr+Zc
>>490
どう見ても説明用の絵だろ。w

494 :Socket774:2005/09/18(日) 01:28:42 ID:16QynyZY
>>485
Pentium PROは 16bitコードが遅いため、そういう世評があったけど、
32bit コードは劇速だったよ。俺はPentium PROをUNIX系OSで使って
たから、世評とは反対で、非常に満足してたな。

最初に出た P4 は、たしか P3 と同じ 1.4GHz だったので、P3 の
7がけくらいの性能しか出なくて、みんな売るのに困ってなかった?

495 :Socket774:2005/09/18(日) 01:39:35 ID:16QynyZY
> 最初に出た P4 は、たしか P3 と同じ 1.4GHz だったので、

これは間違いか。P3 は当時 1GHz ぐらいだったのね。
でも、1.4GHz どころか、1.7GHz の P4 でさえ、P3 1GHz や
Athlon 850MHz に負けるという評価が残ってるな。(w

ttp://www.atmarkit.co.jp/fpc/motoazabu/011_2001-04-27/about_bench.html

UNIX サーバ屋的性能評価も、同様だった記憶がある。


496 :Socket774:2005/09/18(日) 01:47:29 ID:/28CXuG9
ソフト的な問題もあるんじゃね?
SSE2つかって初めて、的な感じだし。
マルチコアもソフトウェアの対応がキモでしょうなぁ。

497 :Socket774:2005/09/18(日) 02:56:04 ID:16QynyZY
サーバアプリでは、MMX や SSE って、ほぼ全く活用機会がないのよ。
これに対し、マルチコアは非常にサーバ向きで、既にソフト的な対応
は完了していると言ってもいい。

だから、マルチコアをクライアント向けCPUから始めて、いまだに
サーバ向けCPUでマルチコアの選択肢がないIntelって、戦略的に変
なのね。

498 :Socket774:2005/09/18(日) 03:22:51 ID:+c6XLrZs
まともな鯖は既にマルチプロセッサだからIntelのFSBでこれ以上コア増やしても性能でないんじゃね

499 :Socket774:2005/09/18(日) 06:47:20 ID:Jmvuq2pM
FSBよりコア間トポロジの問題の方が大きいでしょ。
墨をサーバ用に出されたらそれこそ売る方が困っちゃいそう(苦笑
まともにマルチコアで使えそうなのはMerom以降になるだろうから、
当面は「クライアントをマルチコアに」の名目で売りさばくのは
戦略としては間違ってないと思う。商売の是非はともかくとしてね。

500 :Socket774:2005/09/18(日) 08:49:41 ID:i6WUU8No
XeonDPに墨採用⇒2プロセッサから4プロセッサになるため
             FSBが800から400とか533とかに下がる
XeonMPに墨採用⇒L3付の墨でないといまいち意味がないが
             L3付の墨はダイがでかすぎる

501 :Socket774:2005/09/18(日) 09:15:04 ID:zjNWXBTz
>>497
intel:クライアント向け軸足
AMD:鯖向け軸足

だから。


X2とYonahの価格帯見ても、

X2:2石鯖廉価版
Yonah:HTTの代わりにデュアルコア採用

と言った感じが見て取れる。

502 :Socket774:2005/09/18(日) 12:20:43 ID:gMtPjwKd
>Yonah:HTTの代わりにデュアルコア採用
これはどこからそんなイメージが…
SMTとデュアルコアはまったく別のものなのに。

503 :Socket774:2005/09/18(日) 13:07:41 ID:zjNWXBTz
>>502
鯖WS的では無い用途に於いて、

HTT&2石の価値≒2アプリ同時起動で速度低下し難い

だもの。

504 :Socket774:2005/09/18(日) 13:30:37 ID:16QynyZY
> intel:クライアント向け軸足
> AMD:鯖向け軸足
> だから。

つい最近までは逆だったよ。最近の Opteron の成功までは、
AMD のサーバ向けシェアはほとんどゼロだった。
戦略的にクライアントに軸足を置いてるわけじゃなくて、
たまたま現状、Intel の戦略がコケてるだけでしょ。


505 :Socket774:2005/09/18(日) 13:48:37 ID:zjNWXBTz
>>504
いや、

Xeon=Pentiumの小改良
Athlon=MPやOpteronの機能制限版

かなり昔からこうだが。

506 :Socket774:2005/09/18(日) 13:52:49 ID:zjNWXBTz
と言うかintelの本来の鯖石は痛だし。

507 :Socket774:2005/09/18(日) 13:54:16 ID:+c6XLrZs
その鯖石の現状がイタタ・・・

508 :Socket774:2005/09/18(日) 14:24:45 ID:16QynyZY
> Xeon=Pentiumの小改良
> Athlon=MPやOpteronの機能制限版

Pentium=Xeonの機能制限版
MPやOpteron=Athlon の小改良
とも言えるじゃん。
Xeonはキャッシュ増やしてMPにしただけ。
OpteronはHTの数増やしてMP,registered DIMM対応にしただけ。
Athlon 世代は MP より Athlon の方が先に出てたし。
Athlon 64 世代がまず Opteron から出たのは歩留まりと、
64bit 対応がサーバで特に重要だからでしょ。
てゆうかクライアントはそもそも OSがなかったし。


509 :Socket774:2005/09/18(日) 14:32:19 ID:zjNWXBTz
>>508
AMDの方は最近だが、
intelがクライアント向けから先にリリースするのはPentium以前からだぞ。
鯖WS市場を他社に席巻されるのも初めてでは無いし。

510 :Socket774:2005/09/18(日) 14:39:35 ID:16QynyZY
もともとPC屋で、サーバ向けとしては後発メーカなので、
クライアントが先に出ること自体はあたりまえだけどね。
でも、P3 系アーキの初代である、Pentium PRO は、
インテル的にはサーバ向けの扱いじゃなかった? まあ
Win16 が遅くてそれしか活路がなかったというのはあるが。

それに、ローエンドサーバ向けでシェアを下げたのは今回が
初めての希ガス。これまでにあったっけ? Crusoe が出た
ころにブレード向けでちょっと話題になったけど、誤差の
範囲だったと思うが。


511 :Socket774:2005/09/18(日) 14:50:42 ID:zjNWXBTz
>>510
X68000

512 :Socket774:2005/09/18(日) 14:53:50 ID:zjNWXBTz
・・・鯖じゃ無いなぁw

513 :Socket774:2005/09/18(日) 15:09:31 ID:p6HTI43o
>>469
立ち読みしてきたが
ベンチマークスコアのってねーじゃん

PentiumMをもとにこれくらいになるとアスキー編集部で予想したグラフ

がのってるだけだった


514 :Socket774:2005/09/18(日) 15:15:52 ID:zjNWXBTz
>>508
Opteronは明らかにマルチプロセッサ重視の設計だが。
ついでに、Ath64出た時点でもクライアント向け64bitOSは無かったんだが。

515 :Socket774:2005/09/18(日) 15:35:56 ID:/Tpo/AeM
>>513
予想なの?

516 :Socket774:2005/09/18(日) 15:48:42 ID:p6HTI43o
>>515
見てくるといいよ

PentiumMの元にしてFSBの666MHz化とデュアルコアでの予想グラフだった
共有2次キャッシュとかは考慮されてないと書いてある
パイプラインとか除算の高速化とかSSEの改良とかどういう予想であのグラフになったんだろうか


517 :Socket774:2005/09/18(日) 15:54:12 ID:16QynyZY
> Opteronは明らかにマルチプロセッサ重視の設計だが。

ソケット数に比例してメモリバンド幅が上がるから、
Intel の FSB 方式よりもマルチソケット構成で明らかな
利点があるというのは同感だが、高い性能電力比や、メモリ
レイテンシの向上は1ソケットのクライアントPCでも十分に
有効だから、>>501のような意見には賛成できんな。
NetBurstのような冷却機構に負担をかける設計は、むしろ
騒音を気にせずファンを回せるサーバ向きであって、家庭に
置くクライアントPCには適さないって考え方だってできるだろ。
(もっとも爆熱仕様はブレードサーバには向かんが)

> ついでに、Ath64出た時点でもクライアント向け64bitOSは無かったんだが。

これは Athlon の headroom がなくなったための単なる見切り発車だろ。


518 :Socket774:2005/09/18(日) 16:49:03 ID:638u0Zbz
信頼性が重要なサーバには多少枯れたモノを使うべき。
その分野で失うものが無いAMDが勝負を仕掛けて当たっただけ。

519 :志田:2005/09/18(日) 17:26:04 ID:oZEqiT9k
゜         ○    ゜
   o 。     ゜゚  ゚ .    o      ○o
        r⌒ヽ  (⌒⌒)  r⌒ヽ/,
     、、;(⌒ヾ   ((⌒⌒))  /⌒) ),  , 。
  、 ヾ (⌒    ファビョ━━ン!⌒⌒);;)/. ,
 、\(⌒ゝ;(⌒ヾ  In_Иn_пワ)/)) .,/ ,,
((⌒-丶(;;;(⌒ゝ;;(⌒(;`д´)`д´) ,⌒⌒);;;;;)))⌒)
 (;;;;(⌒(⌒;;;(⌒ ⊂  焜  | 炉 ⊃/ ))⌒));;;;)-⌒))
ゞ (⌒⌒=─    (,,フ. ノ (,,フ .ノ    ─=⌒⌒)ノ;;ノ;;;::)
((⌒≡=─  人从;;;; レ  レ' ;;;从人─=≡⌒)丿;;丿ノ


520 :Socket774:2005/09/18(日) 17:42:56 ID:gMtPjwKd

このAAが笑える出来になるといいなぁ、マジで。
intel 65nmに期待してるよ。
マズはハイエンドからの供給って事だけど、
x2みたいに高すぎ買えねーよヽ(`Д´)ノウワァァァン、って言う流れは避けられそうもないけど。

521 :Socket774:2005/09/18(日) 18:13:00 ID:1gJTN3SL
CPUの話も興味深いんですが、貧乏人にとっていまのマザボが使えるかどうか
気になります。そのあたりの情報はどうでしょうか?

522 :Socket774:2005/09/18(日) 18:18:10 ID:s7tjeR5j
>>521
LGA775のままらしいよ。
そのまま載るかどうかは微妙だろうけど(PenDもだめだし)

523 :Socket774:2005/09/18(日) 19:04:05 ID:1gJTN3SL
>>522
ヨナとかメロムはどうですか?

524 :Socket774:2005/09/18(日) 19:05:28 ID:/Tpo/AeM
そのあたりの情報は
月アスに載ってる

525 :Socket774:2005/09/18(日) 19:12:09 ID:gMtPjwKd
たとえソケット互換でもどうだろう。
プラットフォーム戦略とかやるくらいだから、
intel的には古いママンのことは考えてない気もする。

526 :Socket774:2005/09/18(日) 20:04:20 ID:/Tpo/AeM
>>525
まぁ少なくとも
ConroeはLGA775だな

527 :Socket774:2005/09/18(日) 20:14:18 ID:/KXNl3OK
>>524
月刊アスロン?

528 :Socket774:2005/09/18(日) 20:20:30 ID:qsmI3BSx
>522
BIOSで対応とか無いのかな?
将来のことを見越してFSB1066のママン買っちゃったから気になる。
まぁ安かったからいいんだけどね。メモリもDDRだし。

529 :Socket774:2005/09/18(日) 20:28:19 ID:/KXNl3OK
>>528
世間は3G携帯なのに先を見越して衛星携帯買ったぐらいの勢いだな

530 :Socket774:2005/09/18(日) 20:29:53 ID:D3bm2JB/
イリジウムのことかああああああああああああああああああああああ

531 :Socket774:2005/09/18(日) 20:32:59 ID:6r+PP8xQ
イジリウムだとなんかエロい

532 :Socket774:2005/09/18(日) 20:36:19 ID:/Tpo/AeM
>>528
もしかして
915世代のママン?
それじゃあ
Conroeは無理
確か
975世代を
Preslerと共有だった

533 :Socket774:2005/09/18(日) 20:58:19 ID:5eVW8uJb
>>517
ソケット数に比例してバンド幅があがるってこたぁないだろ。糞記事に洗脳されるな。
数が増えても一応帯域が維持されるだけだ。普通に考えりゃわかるでしょ。

534 :Socket774:2005/09/18(日) 21:21:47 ID:OAYvNR9+
>>533各ソケットにそれぞれメモリが接続されるから「トータルの」メモリバンド幅は、ソケット数に比例して上がるんだよ。(ソケットあたりのメモリバンド幅は当然一定)もしかして、そういうことも知らないの?

535 :Socket774:2005/09/18(日) 22:01:49 ID:oHYkaxov
>>533-534
両方ただしいとおもうけどな

ただメモリを排他利用してると仮定しないと(ここらへん534)
結局メモリがネックになるんじゃないのかな(ここらへん533)

チップセット依存じゃないのかな
と丸くおさめてみるテスト

536 :Socket774:2005/09/18(日) 22:10:43 ID:2Q5Cy8oq
そうだな。OSとプログラムの書き方によるだろう。
コンロはバスインターフェースが変わらなかったらLGA775のままだろう。
今のMBが使えるとはあんまり思えんがw

537 :Socket774:2005/09/18(日) 22:17:41 ID:OLRTIGFz
>>536
MeromはSocket Mとよばれる478でも479でも775でもない新ソケットと聞いたが

538 :Socket774:2005/09/18(日) 22:29:09 ID:i6WUU8No
OpteronとXeonじゃ、サーバーベンチでダブルスコアになりかねんぐらいの
大差があったのはお忘れですかのう
鯖用のアーキテクチャのOpと元はクライアント用のXeonの差じゃよ

539 :Socket774:2005/09/18(日) 22:44:55 ID:p6HTI43o
Pen3Xeonのまま高クロック化していっていればひどい状況じゃなかっただろうけどなぁ

まぁPenMの動き見る限り大丈夫そうだが


540 :Socket774:2005/09/18(日) 22:47:47 ID:zjNWXBTz
>>517
>上段
メモコン統合は兎も角、HTはシングルプロセッサ機に本当に必要かどうか疑問だが。

>下段
現実のCPUは取り敢えず置いておくとして、
メモコン統合の様な1チップ集中をやると騒音は増すんだが。(例:n力)

541 :Socket774:2005/09/18(日) 22:59:44 ID:gMtPjwKd
おぷやathlon64がどうこうなのは別スレで。
xeonがどうこうなのは、このスレで。


542 :Socket774:2005/09/19(月) 00:25:32 ID:UksxzBCW
>>537
pin数は479pinってどっかで見たな、それよりXeon系のLGA774ってGND一本減っただけ?

543 :Socket774:2005/09/19(月) 00:40:11 ID:xRpugE0/
Xeon系だったらコアごとの電源制御も視野に入れて欲しいなー

544 :Socket774:2005/09/19(月) 00:53:18 ID:M4UvRpjk
>>540
FSB みたいな共有バスから、HTやPCI ExpressみたいなP2P高速シリアル
リンクへの移行は時代の流れでしょ。共有バスでは今の転送速度で
限界に近いが、HTやPCI Expressは今後も十分高速化の余地があるわけで。
せっかくPCI Expressで周辺はシリアル化してるのに、CPUとの接続に
いまだに共有バスがはさまってるってのはむしろ順番が逆でしょ。
高速化の必要があるCPUの回りからシリアル化するほうが理にかなってる。
IntelだってWhitefield世代ではそうなるんだろうし、いまだにそんな
こと言ってるってことは、トレンドが読めてないと思うよ。


545 :Socket774:2005/09/19(月) 00:54:03 ID:i0/wvELr
>HTはシングルプロセッサ機に本当に必要かどうか疑問だが。
必要なんじゃね?ヌフォなんか初代からHT使ってたし、早くて安定してて
安くて汎用性に富んだバス使った方が他社がチップセットの開発とか楽だろ
うし。PCI-EやInfinibandとの親和性も高いし。元々Athlon(雷鳥〜)自体HT
にちょっと似たEV6(PtoP)バスだし。

逆にIntelがなんでシェアードバスに拘るのかがワカランね。

546 :Socket774:2005/09/19(月) 01:09:01 ID:Qg1OsWbt
ま、結局比較対象があっての検討なんで
結局はこのスレでもOpやら64の話がのぼるわな。

547 :Socket774:2005/09/19(月) 02:43:22 ID:xwM59OHR
話題に上るのはわかるけど、時々そっちがメインになる人間の多いこと多いこと(w

548 :Socket774:2005/09/19(月) 17:45:42 ID:SpS2daMr
>>544-545
共有バスとパラレスパスを混同している。
転送速度のヘッドルームはシングルプロセッサならまだそこそこ余裕があるし、
速度さえ出れば性能的には大して差は出ないからな。
メモリとIOとの分離とかはまた別の話だしな。

もっともIntelはアナログ系の設計に関しては決して得意じゃないようだから、
とっとと狭幅クロックバスに移行した言ってのはあるだろうね。
シリアルDRAMを推進してたのもそれがあるし。

549 :Socket774:2005/09/19(月) 19:18:26 ID:i0/wvELr
>転送速度のヘッドルームはシングルプロセッサならまだそこそこ余裕があるし、

あるか?PCI-EとかInfiniband、S-ATA2、それらの性能十分に発揮するには
今のバスじゃいっぱいいっぱいじゃね?デュアルコアになって更にバスがボト
ルネックになる事増えるだろうし。

それとSSE*、今よりバス早けりゃもっともっと性能出そうな気がするのだが、
将来的には256Bitパックド演算とか出てくるだろうし、逆にPen4の様なパイプ
ラインが深く、ベクトル(系?)演算を得意とするCPUの方がバススピード必要な
位だと思ってるのだが。



今からでもいいからSiSの4ch-RDRAM出ないかな・・・

550 :Socket774:2005/09/19(月) 19:33:22 ID:4pOIDX3v
>>549
SSE*はキャッシュを増量してDRAMとのやりとりは先読み・遅延書き込みしたほうが利く。
DRAMそのものが遅いんじゃね。
ゲーム機なんかはメインメモリそのものがSRAMなみに速いからキャッシュが不要。
このへんはさじ加減がかなり重要だが。
増やしたら増やしたでレイテンシが増大するし、そのぶん転送帯域増加で補うとか。

FSBが166MHzしかないG4でもAltiVecはやっぱり速い。
レジスタが多い分L/S発行頻度が少ないからね。


551 :Socket774:2005/09/19(月) 19:46:40 ID:i0/wvELr
>>550
漏れはG4持ってないからアレだが、AltiVecって本当に早いの?ベンチだけ
って印象なんだが・・

それと先読み・遅延書き込みはやっぱ限度があるだろ?CPUキャッシュにも。
漏れが言いたいのはPen4みたいな突飛なCPU(失礼)作るならせめて1点だけ
でも最強!って言い切れる部分が有った方が存在価値があっていいんジャマイカ
と思って・・


だからこそRD-RAMには生き残って欲しかった。メモリ2枚で4chも出来たしね。
ラムバスとっとと死んでもっかいRD-RAM復活くれないかな・・w

552 :Socket774:2005/09/19(月) 19:52:22 ID:Rp2w708t
AltiVecとSSEでどっちが早いか比較してるサイトないのか?


553 :Socket774:2005/09/19(月) 20:13:50 ID:4pOIDX3v
結論言うと、用途にもよるが得意な処理なら圧倒的に速いよ。

Pentium4とG4、どちらも最大3命令(Pen4の場合μOPs)/clkだが
・G4は128bitパックド整数/浮動小数を1issueで扱え、L/Sもしくは整数や浮動小数で、
あと2命令は別個に並列実行可能。
・Pentium 4の(というか現行IA32の)SSE*の実装は64bit×2issueで、あとはレジスタが
少ない分ロード、ストアがボトルネックになってそれ以上は並列実行できない。
慢性的な命令帯域不足。
(だからこそレジスタの増えるEM64Tはプレス子のSSE*演算にもメリットがあった)

ただG4はFSBがメモリに追いついてないので、ストリーミングみたいなことやると
めっぽう弱いのね。
G5ではFSB帯域がようやくメインメモリを超えた
ただし、どこそこレイテンシが増大してる。
(といってもそれでもスケジューリングはMMX/SSE*よりは楽)


まあ、早いとこx86/x64でもSIMDをリアル128ビット化したほうがいい罠。
Meromが4issueらしいら、各演算ユニット・L/Sユニット128bit×2基搭載なら、
完全にPowerPCを超えうる。
ジョブズがIntelに何を見せられたかは知らないが、少なくとも整数だけは
現行PPC(これもG4かG5かは不明)の倍以上の電力当たり性能になるらしいが。

554 :Socket774:2005/09/19(月) 20:21:28 ID:Rp2w708t
で、AltiVecが足ひっぱってG4はクロックが上がらずあぼーん
というわけか…。

つーか、Pen4の場合、
2サイクルかかってるだけで実装は128bitなんじゃないの?。
何せNetBurstの浮動小数点演算器の多くは半速で回っているという話もあるくらいだからな。

演算の種類はSSEの方がリッチなんじゃなかったっけ?
垂直、水平のパックド演算とかAltiVecはどうなんだろ。

555 :Socket774:2005/09/19(月) 20:34:09 ID:4pOIDX3v
>>554
いや、実装は64ビットだよ。
Pen4の場合64bitずつ、上下にわけて2倍のクロックで演算してる。
だから整数ならMMXと変わらないか、スケジューリングがかえって面倒。

ちなみにデコーダで2個の64ビットSIMD命令に分割してやるのは
PenMやK8なんかの場合ね。

どこぞの元ゲームハードメーカー流にいえば「128ビット級」。

556 :Socket774:2005/09/19(月) 20:34:19 ID:Qg1OsWbt
>>554
うむ。SSEのxmmレジスタは128bitだ。

シェアードバスの件は上りと下りで共有しているため、
ある意味シェアードといえるんじゃなかろうか。
ドライバとレシーバのことを考えると実装は多少大変?
等長配線しなければならないようならさらに大変かm

557 :Socket774:2005/09/19(月) 20:37:26 ID:Rp2w708t
>>555
そんな話はじめてきいたな。
NetBurstで倍速で動いているのは単純汎LUの2つだけだ。
MMX_ALUやFP演算系は等速かそれ以下のスピードなはずだが…。

558 :Socket774:2005/09/19(月) 20:45:28 ID:4pOIDX3v
>>557
いや、等速で2回にわけてやるから2クロックかかるの。

そもそもps{r,l}ldq以外は単純にMMX/3DNOWを2つくっつけただけで
簡単に実装できる代物だし。

たとえば足し算の場合、Intelの最適化マニュアルによれば
MMX(64bit) Latency 2clk、Throughput 1clk
SSE2(128bit) Latency 4clk、Throughput 2clk
なにを言わんかは。

559 :Socket774:2005/09/19(月) 20:53:32 ID:Rp2w708t
で、AltiVecが圧倒的にハイスコアだしてるベンチは?
せっかくIntel版MacOSXもでてることだし、比較できても良いと思うが…。

560 :Socket774:2005/09/19(月) 21:06:43 ID:4pOIDX3v
John the RipperのDESベンチかな。
http://todd.dailey.info/archives/2005/07/18/john-the-ripper-1638-benchmarks-on-a-dual-27-powermac/
http://www.anandtech.com/linux/showdoc.aspx?i=2163&p=7

NoconaやOpteron150がデュアル構成で測ってるかどうかは解らないが、
SIMD対応のベンチでダブルスコア以上の性能を出してるわな。

561 :Socket774:2005/09/19(月) 21:13:03 ID:4pOIDX3v
http://www.anandtech.com/linux/showdoc.aspx?i=2163

リンク訂正

562 :Socket774:2005/09/19(月) 21:40:21 ID:4pOIDX3v
せっかくなんで手持ちのマシンでクロックの近いのを。捏造はしていない。
NEC LaVieRX Pentium M (Banias) 1.5GHz, Windows XP SP2 Memory 768MB
MMX最適化版

> john --test
Benchmarking: Standard DES [48/64 4K]... DONE
Many salts: 200583 c/s
Only one salt: 190005 c/s

Benchmarking: BSDI DES (x725) [48/64 4K]... DONE
Many salts: 6125 c/s
Only one salt: 6091 c/s

Benchmarking: FreeBSD MD5 [32/32]... DONE
Raw: 3688 c/s

Benchmarking: OpenBSD Blowfish (x32) [32/32]... DONE
Raw: 215 c/s

Benchmarking: Kerberos AFS DES [48/64 4K]... DONE
Short: 187602 c/s
Long: 510721 c/s

Benchmarking: NT LM DES [48/64 4K]... DONE
Raw: 728653 c/s

563 :Socket774:2005/09/19(月) 21:40:48 ID:4pOIDX3v
Mac-mini PowerPC G4 1.42GHz, MacOS X Tiger, Memory 512MB,
Altivec最適化版

$ ./john --test
Benchmarking: Traditional DES [128/128 BS AltiVec]... DONE
Many salts: 642227 c/s real, 667595 c/s virtual
Only one salt: 586188 c/s real, 596933 c/s virtual

Benchmarking: BSDI DES (x725) [128/128 BS AltiVec]... DONE
Many salts: 22220 c/s real, 22860 c/s virtual
Only one salt: 21639 c/s real, 22080 c/s virtual

Benchmarking: FreeBSD MD5 [32/32 X2]... DONE
Raw: 3604 c/s real, 3731 c/s virtual

Benchmarking: OpenBSD Blowfish (x32) [32/32]... DONE
Raw: 269 c/s real, 279 c/s virtual

Benchmarking: Kerberos AFS DES [24/32 4K]... DONE
Short: 96409 c/s real, 99391 c/s virtual
Long: 264089 c/s real, 270583 c/s virtual

Benchmarking: NT LM DES [128/128 BS AltiVec]... DONE
Raw: 4501K c/s real, 4641K c/s virtual


564 :Socket774:2005/09/19(月) 22:30:50 ID:4pOIDX3v
同じくMac-mini Altivec非使用版。
x86のMMX非使用版は・・・見ない方がいいかと。

$ ./john --test
Benchmarking: Traditional DES [32/32 BS]... DONE
Many salts: 185753 c/s real, 191104 c/s virtual
Only one salt: 176908 c/s real, 181259 c/s virtual

Benchmarking: BSDI DES (x725) [32/32 BS]... DONE
Many salts: 6131 c/s real, 6308 c/s virtual
Only one salt: 6099 c/s real, 6249 c/s virtual

Benchmarking: FreeBSD MD5 [32/32 X2]... DONE
Raw: 3484 c/s real, 3599 c/s virtual

Benchmarking: OpenBSD Blowfish (x32) [32/32]... DONE
Raw: 245 c/s real, 253 c/s virtual

Benchmarking: Kerberos AFS DES [24/32 4K]... DONE
Short: 99481 c/s real, 102347 c/s virtual
Long: 243378 c/s real, 250375 c/s virtual

Benchmarking: NT LM DES [32/32 BS]... DONE
Raw: 2510K c/s real, 2587K c/s virtual


アーキ統一を機にMacにアプリを移植しようと思ってMiniを買ったものの
はっきり言って脱力感に襲われた。
なんでPPC辞めちまうんだよと。

SIMDが効いてないKerberos AFS DESだけはPentium Mが逆にダブルスコア
だが、たぶんL/Sのユニット数(PenMは1本に対しG4は1本しかない)の
問題かと。S-Boxをテーブルルックアップに展開しているからね。

つか、もともとモトローラ(Freescale)は通信制御用の石作ってるメーカー
なんで、暗号に強いのはある意味当然ではあるのだけどね。
VPERMなんてもろにAESとかのバイト転置に有用なユニットだし、
逆にそれ系以外に使うにはリッチすぎる。

565 :Socket774:2005/09/19(月) 22:41:25 ID:4pOIDX3v
○ (PenMは2本に対し

たぶんL/Sがネックになりやすい処理に限っては結果的に
x86のほうが速くなることもあると思う。
(G5は2本になったもののロード専用1本、ストア専用1本なんで)
逆にロードが2本になればx86が勝てる処理はかなり減ってくるかと。
もっとも、足回りが大事だけど。


566 :Socket774:2005/09/19(月) 22:58:40 ID:Vy+v51eU
激しく乙

567 :Socket774:2005/09/19(月) 23:11:23 ID:Qg1OsWbt
乙!
しかしどっちがどうよいのかいまいちわからんw
グラフが同じようで違う・・・

568 :Socket774:2005/09/19(月) 23:57:44 ID:PxFDmW8Y
>>565
ユニット本数よりバスが100MHz〜166MHzのG4では厳しいのでは


569 :Socket774:2005/09/20(火) 05:01:00 ID:ehSU6XqW
cygwin入れて1.6.39のソースを再buildしてみた。

$ ./john --test
Benchmarking: Traditional DES [64/64 BS MMX]... DONE
Many salts: 559903 c/s
Only one salt: 515833 c/s

Benchmarking: BSDI DES (x725) [64/64 BS MMX]... DONE
Many salts: 18449 c/s
Only one salt: 18195 c/s

Benchmarking: FreeBSD MD5 [32/32]... DONE
Raw: 3722 c/s

Benchmarking: OpenBSD Blowfish (x32) [32/32]... DONE
Raw: 250 c/s

Benchmarking: Kerberos AFS DES [48/64 4K MMX]... DONE
Short: 194241 c/s
Long: 488645 c/s

Benchmarking: NT LM DES [64/64 BS MMX]... DONE
Raw: 4739K c/s

コンパイラの進化のおかげか、幾分かまともなスコアになった。
が、それでもクロック数でもFSB帯域でも下回るMac-miniに負ける。
SSE*はデコーダネックで性能が出にくいのでおそらくはこんなもんだろう。

しかし恐ろしいことに、G4のプロファイルをとってみるに、まだパイプラインの半分も
使い切れてない。

整数演算ユニットをあと2つほど駆使してうまくスケジューリングすれ2,30%のアップは
狙えるかもしれない。

570 :Socket774:2005/09/20(火) 13:06:07 ID:DCkqowyt
Intel debuts low-power 65-nm process
ttp://www.eetimes.com/news/latest/showArticle.jhtml?articleID=170704744&pgno=1
The P1265 process is said to have demonstrated leakages of only 0.01-nA/micron,
as compared to 100-nA/micron for the high-performance process, according to Intel.

To enable the breakthrough, Intel has modified its 1264 process.
These transistor modifications result in reductions in the three major sources of transistor leakage:
sub-threshold leakage, junction leakage and gate oxide leakage.

571 :Socket774:2005/09/20(火) 16:35:51 ID:7o5u/Tkr
後藤弘茂のWeekly海外ニュース
ハードウェア仮想化とマルチコアCPUの関係
http://pc.watch.impress.co.jp/docs/2005/0920/kaigai213.htm


572 :Socket774:2005/09/20(火) 16:36:08 ID:7QxQET1o
>>570
英語・・・
誰か訳してくれちょ

573 :Socket774:2005/09/20(火) 16:42:06 ID:7o5u/Tkr
>>572
[WSJ] Intel、電流リークを1000分の1にする技術を開発
http://www.itmedia.co.jp/news/articles/0509/20/news042.html

574 :Socket774:2005/09/20(火) 17:14:57 ID:DvnNnsXi
>>571・573
本当ならすごいな。ただ、intelってしょっちゅう大風呂敷広げるから物が出るまで半信半疑だ。

575 :Socket774:2005/09/20(火) 17:17:34 ID:K0liYIjF
1000分の1ってすごいな・・・。
商品になった時には数割程度しか減らないんだろうけどw


576 :Socket774:2005/09/20(火) 17:19:11 ID:My2JTQzk
>>575
逆にいまダタ漏れしてるって場合は
1/1000=殆ど出ない
になるのかとおもわれます

577 :Socket774:2005/09/20(火) 17:42:11 ID:bvnLcxKn
後藤氏の仮想化の話だが、
メニーコア時代のキャッシュコヒーレンスがボトルネックとなるという話だけど、
1ユーザーが1バーチャルマシーンで高負荷なタスク1つを走らせる場合などは
全てのコアを使うより、コヒーレンスで足を引っ張らないだけのコアだけを割り当てて
実行することになったりするのだろうか?

578 :Socket774:2005/09/20(火) 17:57:45 ID:7o5u/Tkr
まぁ、コアが多くなれば成る程、格コアに対するスレッドやタスクの割り当て電力管理等を
ハードウェアレベルで統括する専用制御コアが必要になってくるのは明白だと思われ。
ソフトウェアレベルじゃ全く期待出来ないからね。

579 :Socket774:2005/09/20(火) 18:44:35 ID:YrPQIWff
>>572
携帯機器用プロセッサで導入されるみたいね。
PC用プロセッサに対応できる技術じゃなさそう。


580 :Socket774:2005/09/20(火) 18:51:18 ID:bvnLcxKn
>578
そうなってくると、今度は単純なコア数が性能のピークに直結しなくなって
更にマンドクサイことになりそうですね。
微細化が限界まで至って、対消費電力比の性能が限界まで行き詰ったら
今度はダイサイズ(コア数含む)で競い合って、
最後はどうなりますか…

581 :Socket774:2005/09/20(火) 18:52:52 ID:6LZXEGGl
そして、量子コンピュータへ


582 :Socket774:2005/09/20(火) 19:05:17 ID:7QxQET1o
>>573
dクス

583 :Socket774:2005/09/20(火) 19:33:06 ID:8IP09Mp1
1/1000っていったら0.1Wなわけで・・・
シンクレスだぞw

584 :Socket774:2005/09/20(火) 19:34:10 ID:YDX5JYxW
>"電流リーク"を1000分の1にする

585 :Socket774:2005/09/20(火) 19:35:09 ID:DaoVZ8ap
リーク電流の話だぞ

586 :Socket774:2005/09/20(火) 19:37:24 ID:wQ2Tb2yy
ヨナはこけないと思うけど,
コンロこけると思わんか?
コンロこけると思う人手をあげなさい.

587 :Socket774:2005/09/20(火) 19:40:19 ID:YDX5JYxW
(presler以降の)ハイエンドから投入と明言してる以上、
現状より悪くなることはないと思われ。
サンプルの段階で既に調子良いのでしょう。

588 :Socket774:2005/09/20(火) 19:51:53 ID:MJT3NH1I
っていうと、ヨナーのデスクトップ版の周波数低いのを買えばよしか。
コンロへの乗り換えはソケット一緒だといいな〜

589 :Socket774:2005/09/20(火) 20:01:12 ID:8XivQcfU
Yonahが(65nmプロセスごと)コケなけりゃConroeがコケる可能性は殆ど無いぞ。

590 :Socket774:2005/09/20(火) 20:10:44 ID:6LZXEGGl
LGA775はなさそうだな。ピンの大半が電源供給用だろ。

Meromは4issueに拡張してるから、わからんよ。64ビット拡張もあるし。
G5も4だっけな。

591 :Socket774:2005/09/20(火) 20:13:51 ID:DaoVZ8ap
>>588
Yonahはあくまで基本的にモバイルCPU(ソケットもチプセトもノート用)よ。
Yonah採用したデスクトップ製品は出るかも知れんが、
自作としてはあまり期待しない方が良いと思うよ。

592 :Socket774:2005/09/20(火) 20:24:50 ID:6LZXEGGl
IDFに出てた超薄型デスクトップは結構ツボったけどな。
よくよく考えればノートの筐体を縦にしただけともいえる。

Yonahは結構期待してるんだけどね。SSExの128ビットパックド演算がどのデコーダパスでも1クロックで実行できる。
実質命令帯域が増えたようなもの。
そうなると、演算ユニットもかなり改良されてる気がするんだがな。
既存のIntelチップは複数の演算ユニットに対しポートを共有する形態をとってて、それが足かせになってたけど、
1ユニット1ポートに振りなおすとか。

593 :Socket774:2005/09/20(火) 20:25:23 ID:7QxQET1o
>>590
IDFの記事見たか?
まぁそのままいけばだが
LGA775のままだな
>>591
分からんぞ
Preslerの2.8Gより
Yonah最高クロックの方が
性能がいい希ガス
というより絶対

594 :Socket774:2005/09/20(火) 20:25:55 ID:8XivQcfU
河童→藁、北森→プ、クラスの悪化は当初から予想されている場合(前者)と、
プロセスルール変更に伴って(後者)以外にゃ起こりようが無いだろう。

595 :Socket774:2005/09/20(火) 21:46:13 ID:Uy4j3IIw
どっちにしろコンローは90Wなんだろ。
デスクトップでも20W級のCPUはでないものか。

596 :Socket774:2005/09/20(火) 21:51:35 ID:DaoVZ8ap
Conroeは65wだな。

597 :Socket774:2005/09/20(火) 21:55:45 ID:811DklsK
どうせ「Intel TDP75%の法則」が働いて、実際は90W超えたりするんだろ

598 :Socket774:2005/09/20(火) 21:56:09 ID:7KLnzpU4
情報が旧い。
Conroe 90W→65W
Merom 45W→35W

もっともTypical TDPだろうけどな。

599 :Socket774:2005/09/20(火) 22:06:21 ID:Rk6CcAqt
マルチコアが仮想OSで役に立つというのは一般消費者からは
ものすごく消極的な理由付けにしかならないんじゃないか?
仮想OSが役に立つ業務が存在することは自分が利用者として
身にしみてるわけだが元来一般家庭でも利用価値が高いはずの
マルチユーザーが実はそれほど役に立ってないというのに

600 :Socket774:2005/09/20(火) 22:12:15 ID:euLeJc0a
>>595
残念だが発熱が高くてもベンチを上げろという要求のほうが強いな。
Mも釣もGeodeもサイリックスもマイナーだし。
>>599
逆にズアルなら高くても売れるようだな。
シングルから見れば爆熱のX2も品薄だし。

601 :Socket774:2005/09/20(火) 22:14:58 ID:ehSU6XqW
>>599
ソフト次第ともいえる。

シェアードキャッシュがオフィス系で有効というが、Yonah/MeromがMS謹製のOfficeベンチで
どれだけ性能が伸びるか見ものだと思うが。

602 :Socket774:2005/09/20(火) 22:25:54 ID:DaoVZ8ap
>>601
そもそもOffice系はマルチスレッドに対応してないし、
する意味も大して有るとは思えないから、
Dualcoreやシェアードキャッシュは意味ないでしょ。
整数演算が強化されてる分は向上するだろうけど。

603 :Socket774:2005/09/20(火) 22:26:55 ID:Rk6CcAqt
シングルアプリがデュアルコアで速くなるというならわかるんだけどね。
もちろんその可能性も否定しないが。
ただクロック向上ほどその変化はわかりにくい。
単なるセールストーク用で終ってしまうのは悲しいことだ。

604 :Socket774:2005/09/20(火) 22:35:19 ID:ehSU6XqW
>>602
いや、OfficeなんかはActiveXやDLLの塊だから、複数のドキュメント開いてるときでも
キャッシュの効率面で有利になるらしい。
あと、.NETなんかが絡んでくると(VS2005では.NETでOfficeのアドインを簡単に
作れる機能が充実している)どうしてもマルチスレッドが絡んでくるはず。

605 :Socket774:2005/09/20(火) 22:42:03 ID:OuRCDgFV
仮想OSだけじゃなくて、いまのjavaVMとか.Net frameworkとかの
アクセラレーション?にコアを動的に割り当てるなどもするんじゃない?

606 :Socket774:2005/09/20(火) 23:36:24 ID:tgiHc0Fq
>>605
正解
バックグラウンドコンパイルとかAWTスレッド、JavaSoundスレッドとか
プロファイラでものぞいてみればすぐわかるがスレッド結構立ち上がるもんだよ

並列GC使えば効果大きいしね
スループットとレスポンスを解決する方法として2種の並列GCがある

そしてこれらのアプリは64bitだーとか32bitだーとか関係ない
64bit対応VM上で動かせばレジスタ増えてるから何もしなくてもそれなりに速いとかね

Javaのダイナミックコンパイルの最適化は勝手にSSE使うようになってきたりしてるから
同一コードがより早く、という点でかなり面白い
静的なコンパイルより統計取りながらコンパイルしていくほうが有利になる場合も多いしね

最近はGC後の再配置に効率のよいアルゴリズムを採用した結果
キャッシュのヒット率が上がったりして何も考えないCのコードより速かったりした


607 :Socket774:2005/09/21(水) 01:10:53 ID:GCnVm6K+
おや その特徴的な文体はw

608 :Socket774:2005/09/21(水) 07:47:22 ID:df20Qx3f
>>607
お前こそ、だ。
いい加減自分の都合の悪い、もしくは録音にあてはめる行為はやめたらどうだ。

それだけじゃなんだしなぁ・・・
あと墨。

609 :Socket774:2005/09/21(水) 10:02:44 ID:Lt7cNn2E
>>598
それ、メインストリーム向けの数字。

610 :Socket774:2005/09/21(水) 12:15:06 ID:CftxF+2j
>>609
別にメインストリーム向けでいいじゃん
普通ULV版なんかを基準に話すか?

611 :Socket774:2005/09/21(水) 13:04:44 ID:KCDjpzb8
自作の方が好まれれるパフォーマンスデスクトップは90Wのままですよ。

612 :Socket774:2005/09/21(水) 13:19:16 ID:AcyDOiWY
>>611
それ、どこに書いてあるの?

613 :Socket774:2005/09/21(水) 13:54:12 ID:CdEqKTg5
サーバー用には確か90Wだという発表はあったね。

614 :Socket774:2005/09/21(水) 14:01:03 ID:JWw064MW
80Wです

615 :Socket774:2005/09/21(水) 14:03:48 ID:CdEqKTg5
あれそうだっけ、ゴメソ

616 :Socket774:2005/09/21(水) 14:30:29 ID:HBMZLVaC
>>611
XEやFX買うのは極一部だと思うのだが。

617 :Socket774:2005/09/21(水) 14:39:19 ID:AcyDOiWY
Intel、3.80GHzのPentium 4 571などを製造中止
http://pc.watch.impress.co.jp/docs/2005/0921/intel2.htm


618 :Socket774:2005/09/21(水) 14:44:01 ID:UushccU2
http://pc.watch.impress.co.jp/docs/2005/0921/intel.htm
サブスレッシュ「ホールド」(笑

619 :Socket774:2005/09/21(水) 15:01:29 ID:HBMZLVaC
>>618
普通に使われてる。
ttp://www.google.co.jp/search?sourceid=navclient&hl=ja&ie=UTF-8&rls=GGLD,GGLD:2005-29,GGLD:ja&q=%E3%82%B5%E3%83%96%E3%82%B9%E3%83%AC%E3%83%83%E3%82%B7%E3%83%A5%E3%83%9B%E3%83%BC%E3%83%AB%E3%83%89

ttp://www.google.co.jp/search?sourceid=navclient&hl=ja&ie=UTF-8&rls=GGLD,GGLD:2005-29,GGLD:ja&q=%E3%82%B5%E3%83%96%E3%82%B9%E3%83%AC%E3%82%B7%E3%83%A7%E3%83%AB%E3%83%89

620 :Socket774:2005/09/21(水) 15:08:25 ID:UushccU2
>>619
http://www.google.co.jp/search?hl=ja&c2coff=1&rls=GGLD%2CGGLD%3A2005-29%2CGGLD%3Aja&q=%E3%82%B5%E3%83%96%E3%82%B9%E3%83%AC%E3%83%83%E3%82%B7%E3%83%A7%E3%83%AB%E3%83%89

まぁ意味わかるからいいけどさ

621 :Socket774:2005/09/21(水) 15:20:55 ID:CmD2oSb6
>>618
発音記号を見ろ。hを省略する場合もあるが笑われるのはお前だ。
http://dictionary.goo.ne.jp/search.php?MT=threshold&kind=ej


622 :Socket774:2005/09/21(水) 15:22:33 ID:UushccU2
そう?

623 :Socket774:2005/09/21(水) 15:28:52 ID:0UrxEUlj
>>622
テラワロスwww

624 :Socket774:2005/09/21(水) 15:29:52 ID:UushccU2
わーい笑われたー

625 :Socket774:2005/09/21(水) 15:30:36 ID:CmD2oSb6
>>622
中学からやり直せ・・・いやリアル消防か?

626 :Socket774:2005/09/21(水) 16:04:04 ID:UushccU2
>>625
まぁチャンネルとチャネルが気になるお年頃ってわけですわ

627 :Socket774:2005/09/21(水) 16:22:48 ID:CftxF+2j
>>626
高校生?

628 :Socket774:2005/09/21(水) 16:34:37 ID:kzjvm5d4
スレッショルドが普通だな

629 :Socket774:2005/09/21(水) 17:11:00 ID:T5UYXA7j
yonahってデュアルコアになるんだな。
PenDみたいに糞CPUになるかもな

630 :Socket774:2005/09/21(水) 17:31:09 ID:kzjvm5d4
ヨナはシングルコアのモデルもあるし
PenDはベースとなるPen4がすでに問題だったのではないかね

631 :Socket774:2005/09/21(水) 17:50:56 ID:R79bQ4BC
Yonahは最初からデュアルコア前提のダイ。
半分不良のものを片コア殺してシングルコア版として出すだけだよw

632 :Socket774:2005/09/21(水) 19:48:43 ID:3BovGGQj
K9キャンセルになったが,
焜炉に対抗できるAMDのコア(K10?)はいつ出るの?

633 :Socket774:2005/09/21(水) 20:05:12 ID:odHEQkih
ワロタ
さすがintel次世代スレ

634 :Socket774:2005/09/21(水) 20:27:35 ID:U5Mkhsvi
>>591
パイ焼きとか見ると、以外に回せるかもしれないね

>>632
良く知らない、今の所'07らしい
ttp://pcweb.mycom.co.jp/news/2005/06/18/102bl.jpg


635 :Socket774:2005/09/21(水) 20:51:58 ID:CftxF+2j
Yonahは
史上最高のデュアルコアプロセッサになること間違い無し!!(同価格帯で)

636 :Socket774:2005/09/21(水) 20:54:48 ID:Mqs8TB9Z
期待が持てそうだな

637 :Socket774:2005/09/21(水) 21:05:25 ID:ftQ/iEZO
>>631
こんなのもあるけど
http://www.itmedia.co.jp/news/articles/0504/08/news009.html
実際どっちになるんだろう?

638 :Socket774:2005/09/21(水) 21:09:50 ID:0Bp4mKkr
ちゅおー

639 :Socket774:2005/09/21(水) 21:12:49 ID:8ee86ubm
>>635
マザボの価格で相殺されそうですから、割良くない気がしますけどね。

640 :Socket774:2005/09/21(水) 22:01:33 ID:UNvREiSY
ガベージ・コレクションをGCなんて略すのは一般的なのか?>>606
最後の二行を見るまで、おれは判んなかった。

641 :Socket774:2005/09/21(水) 22:09:32 ID:kzjvm5d4
>>640
ソフト屋なら割と一般的
ガベージコレクタともとれるときあるからあれだが

とりあえずJavaや.NETの動作はPen4よりPentiumMが圧倒的に得意
並列動作はHTができるにもかかわらずね

つーわけでソフト屋にとってはYonaがちょうど望まれる石っぽい
開発をノートですることも多いからね

なんせIDEのほかにアプリ鯖やDB、そして肝心のソフトのデバッグとプロセス立ち上げまくるわけだし

マルチスレッド化されてないCベースのソフトとマルチスレッド化が容易な中間言語系と
仮に速度がつりあった場合、開発者がどっちをとるか、というのもみものでもある
スレッドが言語レベルでサポートしてるとやっぱりちがうし、Javaのアトミッククラスみたいに
CPUのレベルまで入り込んだものもどんどん増えると思う


642 :Socket774:2005/09/21(水) 23:02:52 ID:1GVawBTb
Lisp屋の俺にはGCはGC以外の何物でも無い

643 :Socket774:2005/09/21(水) 23:38:19 ID:o3FxKS8J
http://pcweb.mycom.co.jp/news/2005/09/21/005.html

644 :Socket774:2005/09/21(水) 23:49:28 ID:oNKZGMOt
むしろスレッドを活用するほどに性能にシビアならC++だろ。
templateの応用はGenericsより進歩が速いので開発のしやすさでも勝る。

645 :Socket774:2005/09/22(木) 00:42:04 ID:YHMx2vMV
>>644
シビアとかじゃなくて、言語レベルでスレッドもってるやつは
マルチスレッド化をさほど意識しなくても簡単につかえるってことだよ。

そしてガチガチに最適化するぜーとかいうやつでもマルチスレッドの技術がないとかよくあること。
そしてせっかく最適化したシングルスレッドもさほど速度出てない(今はそんなことないけど)
中間言語系のマルチスレッド対応アプリに速度で負けてあぼん。

もちろんできるやつはなにやってもいけるんだけどね。


646 :Socket774:2005/09/22(木) 00:43:33 ID:YHMx2vMV
あと必死にtemplateのよさいってるようだけれども、genericsかどうかとか
そんなレベルじゃないよ、開発効率は。

647 :Socket774:2005/09/22(木) 01:00:28 ID:86PTLgCn
いや、マルチスレッドの技術がないような連中はオブジェクトの寿命も考えない馬鹿コードを生産するぞ。

648 :Socket774:2005/09/22(木) 04:51:04 ID:cF6E6JjX
>>637
CeleronMはどうせSpeedStepないからって
片方のコア死んでいるやつを使ったりして
で、あたりのやつだけシングルコア専用マスクのYonahの選別落ちだったりな

649 :Socket774:2005/09/22(木) 11:32:02 ID:YHMx2vMV
シングルコア専用じゃないとCeleronMは価格優先だからきつそうだが

どっちにしろSpeedStepなしとキャッシュ半分、コア数半分と
PentiumブランドとCeleronブランドとはっきりとした性能差が出るだろうね

650 :Socket774:2005/09/22(木) 11:56:17 ID:G1Qp9PNb
Yonah CeleronはEIST Enableって噂もあるけど

651 :Socket774:2005/09/22(木) 17:43:56 ID:grz/R9rD
メロンがこけてヨナのFSB800になる可能性はある?

652 :Socket774:2005/09/22(木) 17:50:29 ID:Ni957E9B
>>649
Pen4イラネ、セレでイイじゃんには懲りているだろうからなあ。

653 :Socket774:2005/09/22(木) 18:07:20 ID:UGkHeLFi
>>651
だいたいもうサンプルは出てる訳だし
コケると言うか遅れることはあるかも
TDPの関係で

654 :Socket774:2005/09/23(金) 17:29:29 ID:wtX8Kql8
>>651
そもそも
MeromもFSB667だぞ

655 :Socket774:2005/09/23(金) 17:42:47 ID:0G7e9Tjb
リーク電流を克服しても、4issueじゃ別の面で苦しい気が

656 :Socket774:2005/09/23(金) 17:50:55 ID:YVt7cEPo
MeromはFSB1333

657 :Socket774:2005/09/23(金) 17:58:45 ID:5bGe7UHG
最初のMeromはNapaプラットフォームをそのまま使うからね。

658 :Socket774:2005/09/23(金) 18:05:56 ID:ob26c3WC
メロンはFSB667、焜炉がFSB1066だろ?

659 :Socket774:2005/09/23(金) 18:09:25 ID:5bGe7UHG
NapaはFSB667、Santa RosaはFSB800.

660 :Socket774:2005/09/23(金) 18:39:43 ID:wtX8Kql8
何?
サンタロザって

661 :Socket774:2005/09/23(金) 18:46:26 ID:g/oQCGLC
モバイルCPUと同じぐらい省電力になればと思うけどどうせならないな・・・・
60Wぐらいになってしまいそう。

662 :Socket774:2005/09/23(金) 18:48:37 ID:wtX8Kql8
>>661
コンロのこと言ってるのか?

663 :Socket774:2005/09/23(金) 20:05:40 ID:kZidKLs2
将来は数百コアになるらしいけどコアって物理的に何個乗るの?
十個、二十個は乗るかもしれないけど五百個とか九百個でも大丈夫なの?

664 :Socket774:2005/09/23(金) 20:21:11 ID:0G7e9Tjb
>>663
プロセスルールが許す限りは何個でも載る。
整数に浮動小数にMMX/SSEにアウトオブオーダに・・・とフルセット揃ったコアは1個か2個で
SIMDやグラフィックに特化した小さなコアを何個も載せる計画だろう。

ヒント:プロセスルールがn世代進めば1コアあたりの面積は2^-n倍になる


なお、ダイのサイズは80〜200mm²程度に収めるだろう。

665 :Socket774:2005/09/23(金) 20:57:43 ID:urZvg22/
そんなにコア増やして効率が上がるのかいw

666 :Socket774:2005/09/23(金) 21:00:23 ID:ZPaW9Rw4
>>663
その電波の発信元は何処かね?

667 :Socket774:2005/09/23(金) 21:10:38 ID:D5lawbTT
つい最近下記の記事があったよ

ヘテロジニアスなマルチコアになったらどんどんコア数は増えそうだな


ハードウェア仮想化とマルチコアCPUの関係
ttp://pc.watch.impress.co.jp/docs/2005/0920/kaigai213.htm

668 :Socket774:2005/09/23(金) 21:12:21 ID:VzuPvGsR
ttp://www.ebjapan.com/content/l_news/2005/03/08re_intel050304.html
ttp://www.designnewsjapan.com/news/200503/08etest_intel050308.html


669 :Socket774:2005/09/23(金) 21:13:24 ID:VzuPvGsR
http://www.itmedia.co.jp/enterprise/articles/0503/04/news030.html

670 :Socket774:2005/09/23(金) 21:20:24 ID:Mfh2oS8V
そう言えば、PARROTの論文に書いてある比較ベンチCPUがMeromとかたるさんが書いてたな

671 :Socket774:2005/09/23(金) 21:46:25 ID:0G7e9Tjb
Bakerってエージェント志向言語かな

672 :Socket774:2005/09/23(金) 21:47:23 ID:0G7e9Tjb
志向→指向

673 :Socket774:2005/09/23(金) 22:00:26 ID:ohQdfN55
アプリがマルチスレッド化されるのが当たり前になってきて、
通常使うアプリが3つくらい立ち上がってたとすると8個くらいまでは
デスクトップでも恩恵はありそうだ

そしてエンコードは恐ろしい速度で終わる

鯖は正直100個もあっても使おうと思えば使うといった感じ
サービス志向が強くなって処理の大半は鯖でやる、といった感じになるかもね
PDAとか携帯電話とか家電とかがクライアントのメインになってきたり


どっちにしろコンパイルしたらコーヒータイムな時代からは想像もつかんな


674 :Socket774:2005/09/23(金) 23:06:29 ID:5lISgE0i
既に終業前にバッチ突っ込んで出社時に結果確認してた時代からは想像もつかなくなってるけどな


675 :Socket774:2005/09/23(金) 23:23:14 ID:POvh9Pte
"パーソナル"コンピュータで3コア以上は無駄以外の何物でもない

676 :Socket774:2005/09/23(金) 23:27:21 ID:G6KyhJLK
それはお前のパーソナル

677 :Socket774:2005/09/23(金) 23:33:13 ID:POvh9Pte
頭がお花畑な人がいるな。

マルチコア・メニイコアで皆ハッピーなら、10年前からそうなってたよ。

678 :Socket774:2005/09/23(金) 23:41:46 ID:0G7e9Tjb
>>677
10年前はまだクロックを伸ばし続けることができただろ。

ここ数年になって一気に鈍化した。

679 :Socket774:2005/09/23(金) 23:50:23 ID:mnT1SYS8
頭がお花畑な人がいるな。

シングルコアで性能向上できるなら、ネットバーストは見捨てられなかったよ。


680 :Socket774:2005/09/23(金) 23:54:17 ID:POvh9Pte
アホばっかりだ

681 :Socket774:2005/09/23(金) 23:55:04 ID:G6KyhJLK
状況の変化を理解出来ないんだな。
今後も十年前と同じ事しかやらないと思い込んでるし。

682 :Socket774:2005/09/23(金) 23:55:23 ID:yJa2hJ5L
だれかメモリアクセスが発生したときの
一般的なレイテンシを教えてくれ。

とりあえずうちの環境ではメモリの部分でのアクセスに9クロックかかっているようだが。
(DDR400・200MHzベースで)
ras信号-trcd-cas信号-tcas-バーストクロック(DDR)
これであってる?

683 :Socket774:2005/09/23(金) 23:58:17 ID:oXYfB5NL
マルチコアなんて激無駄。
シングルコア+Hyper-Threadingがベスト。

http://www.ne.jp/asahi/comp/tarusan/main49.htm
http://www.ne.jp/asahi/comp/tarusan/main72.htm
http://www.ne.jp/asahi/comp/tarusan/main88.htm
http://www.ne.jp/asahi/comp/tarusan/main90.htm
http://www.ne.jp/asahi/comp/tarusan/main96.htm
http://www.ne.jp/asahi/comp/tarusan/main107.htm
http://www.ne.jp/asahi/comp/tarusan/main119.htm

684 :Socket774:2005/09/24(土) 00:40:16 ID:2fPqaSXa
>>683
かるくみてみたがなんでマルチコアになるとシングルコアより性能が大幅に下がるんだ?


685 :Socket774:2005/09/24(土) 00:57:46 ID:7ICf1fXp
>>684
おまえの頭の中はシリコンが涌いてるようだな
小学校の算数からやりなおせ

686 :Socket774:2005/09/24(土) 01:02:38 ID:WelnhRyu
そもそも、シングルコアとマルチコアのトランジスタ数が同じという仮定が間違ってる。
アーキテクチャの観点ばかりでものを考えるとこういう間違いを犯す。

687 :Socket774:2005/09/24(土) 01:04:05 ID:M18zoQ/u
たるさんはマーケティング面とアーキテクチャ面はちゃんと分けて書いてるだろ

688 :Socket774:2005/09/24(土) 01:05:35 ID:rf/jgvyj
ロジックに同じ量のトランジスタを使う場合、シングルコアの方がシングルスレッド性能はずっといいからね。
そして世にあるソフトはシングルスレッドがいまだにとても多いし、マルチスレッド化がしにくい計算ってのも少なからずある。

HyperThreadingをはじめとする一つのCPUコアで複数のスレッドを動かす技術は、
性能がそれほど極端に伸びないかわりにトランジスタをあまり食わない。
だから、ロジックを比較的リッチに保ったまま(シングルスレッド性能を落とさずに)マルチスレッド性能も向上できる。
もっとも現状のPC用にでてるデュアルコア程度ではマルチコアのトランジスタのコストパフォーマンスの悪さはあまり問題になってない。
つまりシングルコアと同等のリッチなコアを複数搭載できるし、ソフト的にも2スレッド動けばPCでは十分な局面がほとんどだから。
コストパフォーマンスの悪さが問題になるのは4か8コアあたりからかな。

689 :Socket774:2005/09/24(土) 01:05:37 ID:gp+4xrww
>>664
プロセスルールの限界はどこなの?
インテルのロードマップだと45n世代で4コアが主流になるみたいだけど、このままどこまで微細化は進むの?
0.1nとかありえないと思うのだが。

690 :Socket774:2005/09/24(土) 01:10:05 ID:f4N117ie
実験室レベルでは原子サイズまでのメドはできてるんだっけ?

691 :Socket774:2005/09/24(土) 01:11:38 ID:rf/jgvyj
単分子トランジスタの実験には成功しているようだ。実用のメドは知らん

692 :Socket774:2005/09/24(土) 01:15:50 ID:2fPqaSXa
>>685
純粋に高クロック化していったところでTDPとかもう限界なんじゃないの?

予定ではプレスコは大幅に消費電力を下げる経済的なコアで
実際物が出てきてみたらこういう状況


693 :Socket774:2005/09/24(土) 01:29:18 ID:7ICf1fXp
>>692
つっこむならもうちょっと賢いこと書いてくれ
「クリティカルパス」とか「熱密度」とか

TDPが飾りと化してる淫照は、どうせ空冷限界を超えた炭を出すなら最初から手蓮出しとけよと

694 :Socket774:2005/09/24(土) 01:33:50 ID:2fPqaSXa
もちろん熱密度が一番重要だと思ってるが、わかりやすく、な

695 :Socket774:2005/09/24(土) 01:56:34 ID:M18zoQ/u
シングルコアマンセー
http://www.biwa.ne.jp/~yok/838RANK-NEW.htm

696 :Socket774:2005/09/24(土) 02:05:54 ID:gp+4xrww
>>690
>>691
プロセスルールでいうとどれくらい?0.01n位か?
原子サイズ以下は無理だよね。だから実験室レベルだと限界に達したってこと?
それとももっと微細化は出来るの?
実験室レベルから実用化まで何年位なの?
>>693
>>694
熱密度が高いと何が問題なの?下げるのはどうすれば良いの?

697 :Socket774:2005/09/24(土) 03:20:22 ID:EGCNNVyC
>>696
今の所intelのロードマップでは'11に22nm(プロセス1270)までは書いてあるけど、
如何なるんだろね?シリコンの結晶構造の最小サイズが0.54nmだから
何とか成ると言えば何とか成るかもしれないが…

698 :Socket774:2005/09/24(土) 07:08:12 ID:xPuKKWYV
>>697
intelのロードマップ≒多重債務者の返済計画

699 :Socket774:2005/09/24(土) 08:42:34 ID:HVrclXD5
>>696
100mm^2の表面積を持つ物体と10000mm^2の表面積を持つ物体があったとして
発熱量が同じならどっちが冷やしやすいと思う?

700 :Socket774:2005/09/24(土) 10:39:45 ID:lse1feOB
700

701 :Socket774:2005/09/24(土) 10:40:13 ID:PavCW+Dj
>>699
   ∩___∩
   | ノ      ヽ/⌒)  100mm^2の表面積を持つ物体クマー
  /⌒) (゚)   (゚) | .|
 / /   ( _●_)  ミ/  
.(  ヽ  |∪|  /   
 \    ヽノ /    
  /      /     
 |       /      
 |  /\ \     
 | /    )  )   
 ∪    (  \    
       \,,_)

702 :Socket774:2005/09/24(土) 11:45:19 ID:Rt5bucNz
原子って
何ナノメートル?

703 :Socket774:2005/09/24(土) 11:58:54 ID:+HkDvqQd
四畳半の部屋と、8畳の部屋と、どっちがエアコンの効きが良い?
そっから考えると、面積の小さいほうが冷やしやすい。

704 :Socket774:2005/09/24(土) 12:20:19 ID:GrZicEM5
今のやり方のままだと30nmかその次の22nmだかでもう打ち止めだったような。

>>703
たとえとして不適当と思われます。
室内エアコンなら四畳半も8畳も性能に対して室内空間は十分広いと考えられるので、室温が同じなら熱容量が
多い広い部屋のほうが当然不利です。

この例えだと「同じ温度の大きさの違うヒートシンクどっちが冷やしやすいか」に近いね。

CPU冷却は発熱体が小さいのでヒートシンクを使うくらいなので、ある程度までは大きいほうが有利(固体内の対流
空気による冷却を期待できるしそもそもファンの形状に余裕があれば冷却能力も上げられるので)。


705 :Socket774:2005/09/24(土) 12:24:15 ID:1fn4AqVS
>>703-704
家庭用エアコンと業務用エアコン、同じ広さの部屋を冷やすとしたらどちらが冷える。

あたりが適当かと思われ。

706 :Socket774:2005/09/24(土) 12:35:56 ID:UOIe+h+Z
>>1 質問ですがこのスレは自作板と、
どういう関係があるのですか? 全く関係ないと思いますが…




707 :Socket774:2005/09/24(土) 12:40:07 ID:rtdhCmxw
>>706
ついでにこっちのスレにも同じ事言ってこい。

VIA C7 スレ
http://pc7.2ch.net/test/read.cgi/jisaku/1117267861/

708 :Socket774:2005/09/24(土) 12:41:14 ID:1fn4AqVS
>>706
ここで話題になったCPUが発売されて、
最初に(除卸、店、ベンダ)購入するのは自作erなわけだが。

709 :Socket774:2005/09/24(土) 12:46:03 ID:Rt5bucNz
>>706
そんな事言ったら
自作板が成り立たない訳だが?

710 :Socket774:2005/09/24(土) 13:17:03 ID:+HkDvqQd
>>705
それって、リテールのオマケとAlphaとどっちが冷える?の喩えと違うけ?

711 :Socket774:2005/09/24(土) 14:59:49 ID:B96YrWim
>>706
次世代CPUの性能や仕様について語り合う
          ↓
自作PCパーツについての、長期的な展望や購入計画に役立てる
(今後も末永く使用できるか・買い替えの好機はいつか)
          ↓
自作PCライフの充実に繋がる

ちょっと考えれば、すぐに分かりそうなものだけど・・・
AMD次世代CPUスレでも同じこと訊いてる香具師がいて、
いつ明解な返答レスが付くかと思って待ってたんだけど、
結局誰も答えていなかったのが不思議でならない。

712 :Socket774:2005/09/24(土) 15:00:50 ID:pudkEsLq
エアコン話は、エアコンそのものが熱源で、部屋は媒体。
実際のコアは、コアの面積そのものが熱源。

比較として全く筋違い。大丈夫か喪前ら。

713 :Socket774:2005/09/24(土) 15:16:39 ID:/admGqzN
>>669
これで64プロセッササーバー作ってタスクマネージャー開いたら大変だな。
>>702
原子核は1fm位だから0.000001nmかな。原子半径はもっと大きいけど。
>>707
リンク先でも同じ扱い。>>706は3スレ目に行かないのかな。もしかしてここの前もあるのか?

714 :+++:2005/09/24(土) 17:59:28 ID:5AtVqgLa
プロセスルールの微細化は、量産性、経済性も考慮しなきゃいけない。
32nmは割とすんなり行くだろうけど、それ以降、確証があるわけじゃない。
考えて見れば、プロセスルールが限界に至ったところで、特に一大事
というわけでもないんだよねえ・・、まあ、PC業界は嫌だろうけど、
こんなもんでいいよ、と思ってる人多いだろうし。

715 :Socket774:2005/09/24(土) 18:01:52 ID:6qoWl0Bd
>>713
ここ。
http://pc7.2ch.net/test/read.cgi/jisaku/1124542812/

716 :Socket774:2005/09/24(土) 18:16:28 ID:bC7/0CYI
>>714
プロセス微細化が限界に達したら、どう考えても一大事。

717 :Socket774:2005/09/24(土) 18:20:24 ID:VkrQ/Yuy
>>1 質問ですがこのスレは○○板と、
どういう関係があるのですか? 全く関係ないと思いますが…


これ、単なるコピペ荒らしのフォーマットだろ。
荒らしにマジレスする人がいないのは当たり前。

718 :Socket774:2005/09/24(土) 18:21:55 ID:7AuJJTy1
>>716
+++の言うことなんかスルーするのが一番だよ
何より時間のムダ


719 :Socket774:2005/09/24(土) 18:27:08 ID:bC7/0CYI
>>718
そうなのか、スマソ。

720 :+++:2005/09/24(土) 18:32:33 ID:5AtVqgLa
様々な産業で、進歩があまり無い中でもずっと存続してるわけで。
半導体産業の爆発的な進歩のほうが異常なんだけどね。

721 :Socket774:2005/09/24(土) 19:25:15 ID:tpwsYpfF
>>688
ポラックの法則に破れてキャンセルされた「Tejas」
http://pc.watch.impress.co.jp/docs/2004/1224/kaigai144.htm
>ポラックの法則は、CPUのマイクロアーキテクチャを拡張してダイ(トランジスタ数)を2倍に増やしても、
>性能は2の平方根の約1.4倍程度にしか伸びないという経験則だ。

ただマルチコアがシングルスレッドを速くしないのはほぼ確か
まー過去のソフトがほっといても速くなった今までがラッキーすぎたってことでしょ?

>>704のこと
すでに90nmでゲート酸化膜が原子数個分まで薄くなってるらしい

これからは量子力学的効果で絶縁してるはずのところでも電流だだ漏れ(リーク)がますますひどくなるから
プロセスルール縮小も大変そう

722 :Socket774:2005/09/24(土) 19:47:30 ID:rtdhCmxw
そういえばプレスココアは何であんなにデカイんだ?
キャッシュ除いたコア部のトランジスタ数、北森比2倍位になってたような。

723 :Socket774:2005/09/24(土) 20:55:24 ID:ThwlMv0+
トランジスタ2倍性能1.4倍の法則なんて8086のころからあったこと
今になってあーだこーだ言う問題ではない

724 :Socket774:2005/09/24(土) 21:06:55 ID:3mnFkjcU
>>668-669
電波記事の元ネタを探すに苦労しますた。これだな、
http://www.intel.com/technology/techresearch/idf/platform-2015-keynote.htm
ここのThe Trend to Many-Core
インテルでは10数コアの実験をしており、数百コアの
可能性もあるって事をRattnerが言ってるって事でしょ。
将来は数百コアになる、って話しとずいぶんニュアンス
が違うと思うけど。
そもそもこのRattnerっておっさん、数年前には2010年
には15〜20GHzになるなんて予測していたわけなので、
まあ、信用ならんわな。


725 :Socket774:2005/09/24(土) 21:12:50 ID:sMXYZDzy
別に今時メニーコア自体、珍しい事でもないよ。
数十〜数百コア単位のMPU開発してんのなんてIntelだけでも無い品。

726 :Socket774:2005/09/24(土) 21:19:03 ID:7ICf1fXp
(コンシューマにおける)メニイコアの輝かしい未来を信じてる人って
数年前に10〜20GHzの熱湯バーストを信じてた人達なんだろうなあ

727 :Socket774:2005/09/24(土) 21:22:32 ID:FZDbLq+E
Cellとかは、メニイコアって言うのかな?


728 :Socket774:2005/09/24(土) 21:33:35 ID:3mnFkjcU
>>727
うおっ、コアをそういう風に解釈すれば、有りなのか。
>>725のいう数百コア単位のMPUってどういう物なんだろうな。


729 :Socket774:2005/09/24(土) 21:38:45 ID:rf/jgvyj
Cellはヘテロジニアスなメニイコアだあねえ

730 :Socket774:2005/09/24(土) 21:40:13 ID:ThwlMv0+
○ メニイコプロセッサ

731 :Socket774:2005/09/24(土) 21:40:13 ID:H8fUnoVa
強弁するならピクセルシェーダーユニットやバーテックスシェーダーユニットもそれぞれ一つのコアとか言える罠
nVidiaのG70は30以上のコアを集積したメニイコアでございますとか

732 :Socket774:2005/09/24(土) 21:43:41 ID:IhNGwFTG
ttp://pcweb.mycom.co.jp/news/2005/07/27/002.html

ゲーム用以外ではSUNがNiagara(8コア)出したので、これがどうなるかが
興味あるよね。

httpdとか単純なプロセスが大量に生成されるWebサーバーは得意みたい
だけど、通常用途では今のところそれほど速くはならないみたいだね。

だけどメチャ期待している。

デスクトップでメニイコア使いたいよ

733 :Socket774:2005/09/24(土) 21:45:23 ID:D7ulOAn5
それならリコンフィギュアラブル系のPUも既に数十コアですか

734 :Socket774:2005/09/24(土) 22:09:29 ID:2fPqaSXa
まぁ各種コプロも内蔵されてきてるし方向としては同じような感じかもな

対応アプリがないと高速化しないということが

逆に考えると同じように標準になることによって当たり前のように使われる・・・はず

735 :+++:2005/09/24(土) 22:25:07 ID:5AtVqgLa
前にも書いたと思うけど、IBMとciscoがネットワーク用に188個のCPUコア
集積したチップ作ってる。intelもネットワーク向けに開発中のハズ。まあ専門用途だけどね。

intelのヘテロジニアスなコアが、(その数というより)洗練されたアーキテクチャで
強力という展開なら面白いし、特定用途向けのコアが積んでたらなおいい。
もちろん帯域やソフトウェア的な問題は大きいんだけど、intelもこのスレの住人も
分かってることだろう。

736 :Socket774:2005/09/24(土) 22:25:57 ID:rtdhCmxw
>>732
で、その通常用途って何よ?って感じなんだが。

737 :Socket774:2005/09/24(土) 22:31:15 ID:Tunt+g7Y
特定用途向けはそれこそ専用のチップがある
CPUのコアを増やす必要は無い

738 :Socket774:2005/09/24(土) 22:33:48 ID:2fPqaSXa
CPUを大量に導入というよりはDSPも1チップに組み込んだって感じなんだよな

でもPC用途の場合CPUコア複数でいいと思われ

ビデオチップも内蔵するきならかまわんけど


739 :Socket774:2005/09/24(土) 22:57:35 ID:j6gCcE5y
メニイコアって言っても幅があるからねぇ。
汎用CPUと特殊用途CPU分けて考える必要がある。
数百個コアとか言ってんのは、特殊用途であって汎用CPUの話で無いよ。
一般用途の汎用CPUは無理せず(シングルスレッド性能犠牲にせず)
微細化によって増やせる程度の10コア前後って話よ。

740 :Socket774:2005/09/24(土) 23:01:10 ID:rtdhCmxw
>>737
へぇ〜。特定用途ごとに専用チップ沢山積むんだw
PCの歴史でも勉強してきな。

741 :Socket774:2005/09/24(土) 23:02:40 ID:Tunt+g7Y
↑アホ

742 :Socket774:2005/09/24(土) 23:18:02 ID:Rt5bucNz
アホだな
文章読めない

743 :Socket774:2005/09/24(土) 23:18:18 ID:TReQ07RA
特殊用途向けのMMX/SSEやAltiVecが広く受け入れられてる現状を考えれば

そのときになってみればソフト次第でどうにかなる気もする。

744 :Socket774:2005/09/24(土) 23:26:37 ID:rtdhCmxw
>>737の考えがどれほどアホな事なのか解らないというのは痛すぎるねぇ。
昔はFPUですら特定用途向けの専用のチップだったというのに。

745 :Socket774:2005/09/24(土) 23:31:20 ID:Tunt+g7Y
ロジック回路を増やすこととコア数を増やすこととを混同してるアフォ

746 :Socket774:2005/09/24(土) 23:41:18 ID:rtdhCmxw
>>745
ヒント:ヘテロ

747 :Socket774:2005/09/24(土) 23:46:32 ID:Tunt+g7Y
このスレには半導体業界の中の(市場規模はデカイが)狭いところしか見てない人が常駐してるようだ

748 :Socket774:2005/09/24(土) 23:52:36 ID:TReQ07RA
ワンチップでいろいろできたほうが信号遅延は小さいんだがな。

メモリレイテンシ改善のためにメモコンを統合するような時代だ
ダイ上に特定用途に有効な小さなコアを載せるのも自然な流れだろ。

749 :Socket774:2005/09/24(土) 23:55:19 ID:rtdhCmxw
Tunt+g7Yは凄いなぁ、
では是非半導体業界を広い視野でみて
今後Intelを筆頭としたCPUメーカーが何をやってくのか予言してくれw
君の話だとIntelが既に言及してる事も否定出きるようだし。
ホント凄いわw

750 :Socket774:2005/09/25(日) 00:15:25 ID:LI+CPaCp
まぁ、インテルが高クロックシングルコア捨ててデュアルコアに走ったのは、
今以上の性能をシングルで出すメリットが無いと思ったからだろ。
高性能が必要なのは、ゲームと動画編集のみ。
この二つに特化するなら、デュアルコアにした方がいい。

ゲームプログラマはしぶといから、1年もあればデュアルコア用のプログラム作成ノウハウゲットするさ。

751 :Socket774:2005/09/25(日) 00:17:31 ID:4f2kBx79
熱の話は、ちょうど良い解説が始まった希ガス
ttp://pcweb.mycom.co.jp/column/architecture/001/

752 :Socket774:2005/09/25(日) 00:22:05 ID:4f2kBx79
>>750
メリットがないんじゃなくて、熱問題でにっちもさっちもいかなく
なったからでは?

753 :Socket774:2005/09/25(日) 00:28:36 ID:SZH9ZR0x
マルチコア時代でもシングルスレッド性能は重要。

754 :Socket774:2005/09/25(日) 00:33:13 ID:LI+CPaCp
いや、だから今以上の性能は必要なのか、と。

755 :Socket774:2005/09/25(日) 00:40:28 ID:CE+uT+Ta
おいおい、高クロックにメリットがないと判断してたなら
PentiumIII〜Banias系だけしか出さなかったろうよ

756 :Socket774:2005/09/25(日) 00:40:46 ID:4f2kBx79
>>754
同一マイクロアーキテクチャを仮定した場合、
2コア2GHzよりも、1コア4GHzの方が、ほぼ常に性能が高いと
考えて良い。なぜなら、アムダールの法則により、コア数を
増やしても、性能はリニアには伸びないから。
だから、シングルコアで性能が伸びる限りは、コア数はむし
ろ少ない方がいいんだよ。

ただ、ポラックの法則から、投入するトランジスタ数と、
性能向上率の比では、複雑なシングルコアCPUよりも、単純な
コアを複数積んだ方が、トータルスループットの点で有利。
この辺を強調したSunのマーケッティングワードが、
スループットコンピューティングだな。


757 :Socket774:2005/09/25(日) 00:41:25 ID:WtJtdxZF
(消費電力・発熱を大きくしてまで)シングルスレッド性能を上げる必要は無いな。

758 :Socket774:2005/09/25(日) 00:43:24 ID:4f2kBx79
>>757
話が逆で、必要がないわけじゃないんだが、消費電力・発熱の
点で限界にぶちあたったので、シングルスレッド性能を上げたく
ても上げられなくなったってことだよ。

759 :+++:2005/09/25(日) 00:48:16 ID:Fcd2JBjb
特定用途向けというのは、高速汎用ロジックをぶん回せばいいじゃないか、
それのほうがCPUの高速化に従って速くなるんだし、柔軟だ、という考え方も
前からある。(Lispチップが潰れたのもそんなところか)
でも、消費電力の面を考えれば専用ロジックのほうがいいという点と、
膨大なトランジスタの使い道として、今後特定用途のコアを入れるというのは
以前より有効になるんじゃないかなと。
http://pc.watch.impress.co.jp/docs/2005/0530/spf06.htm
上のTarariのようなのを別コアに入れれば面白いなと思ったのと、Rattnerも
XML処理のことは言ってる。あとはJava/.NETとかね。
Niagaraには暗号処理ロジックが(メインコアとは別に)入るとかなんとか。
ちょっとあいまいな記憶だけど。


760 :Socket774:2005/09/25(日) 00:51:25 ID:0C7mEcC/
特にPC向けx86系CPUの場合は絶対にシングルスレッド性能を前のアーキテクチャより落とすわけにはいかないしねえ。
ConroeでもILPを相当強化してるし。その上でマルチコア化してる。
サーバとかHPC、ゲーム機なんかはマルチスレッド化されてるソフトが相当量あってノウハウもいっぱいあるし、
比較的容易にドラスティックにソフトウェアを置き換えられるから、シンプルなコアをいっぱい並べる方法も楽にできるんだろうけどね。

Intelはこの辺のソフトウェア資産のしがらみも克服すべくランタイムベースのソフトウェア開発環境を推進してた気がするが、
Microsoftがいるし結構難しいだろうなあ。

761 :Socket774:2005/09/25(日) 00:52:35 ID:CE+uT+Ta
>ゲームプログラマはしぶといから、1年もあればデュアルコア用のプログラム作成ノウハウゲットするさ。

( ゚д゚)ポカーン

762 :Socket774:2005/09/25(日) 00:56:08 ID:fzX9u2Yh
ま、ゲームプログラマっていうかゲームソフト自体が、ほかのアプリと違うもんな。
ハードウエアの性能を引き出せないと、そのままライバルに見栄えのおとるソフトに仕上がるから、
マルチスレッドにどれだけ対応できるかも競争だしね。

763 :Socket774:2005/09/25(日) 01:01:24 ID:CE+uT+Ta
マルチスレッドなプログラムは、バカでもとは言わんがそこそこできるやつなら普通に書ける。

ただ、然るべきデュアルコア/マルチコア/メニイコアのシステムでパフォーンスを引き出せるかは全然別問題。
4スレッド対応ベンチがPentium XE 840だと(ノ∀`)アチャーなことになることがあったように。

764 :Socket774:2005/09/25(日) 01:03:35 ID:4f2kBx79
> Niagaraには暗号処理ロジックが(メインコアとは別に)入るとかなんとか。

その通り。
Web フロントエンドサーバは、大量のSSLコネクションをさばくための
暗号処理が馬鹿にならなくて、そのために SSL アクセラレータ専用
ハードウェアを導入するとか、そういうことが当たり前になっている。
Niagara は、まさに Web フロントエンドサーバ向けのプロセッサなので、
このために SSL 高速化のロジックや、TCP offload エンジンを CPU 側に
内蔵している筈。
TCP offload エンジンは、昨今の PC 用 Gigabit Ether カードも内蔵
してるけどね。


765 :Socket774:2005/09/25(日) 01:06:27 ID:fzX9u2Yh
つーか、Intelの願望とは裏腹に、PCはメニーコアよりもワンチップ化の方向に激しく進む気がするのだが。
実際、AMDなんかはI/Oの統合にも積極的なわけだし。

766 :Socket774:2005/09/25(日) 01:07:25 ID:0C7mEcC/
は?

767 :Socket774:2005/09/25(日) 01:11:11 ID:fzX9u2Yh
AMDはPCIeやらUSBバスインターフェースの統合も考えているようだよ。
メニーコアがPCであまり必要とされなければワンチップ化の方向に進化する可能性も高いかと。

768 :Socket774:2005/09/25(日) 01:13:22 ID:0C7mEcC/
メニーコアって何のことか分かってる?

769 :Socket774:2005/09/25(日) 01:16:19 ID:fzX9u2Yh
32コア以上はメニーコアっていうんだよ。Intel用語ではな。
あまったトランジスタの使い方の話をしているので、メニーコアvsシステムワンチップ化
っていう比較を出しているのだが、ソフト屋さんにはそういう流れは理解できないのかね。

770 :Socket774:2005/09/25(日) 01:23:34 ID:yy7v+ifX
なんでメニーコアとシステムワンチップ化が両立出来ないんだよw

771 :Socket774:2005/09/25(日) 01:26:26 ID:3eMuHLgs
8層基板必須にするか?
俺の予想では、PCI-Exは単なる噂にすぎず、
内部で評価はされてるかもしれんが、当分は出てこないだろう。
理由はメリットがほとんどないから。

CPUとGPUを統合したようなマルチコアはかなりメリット大きそうだが
(数Gで動作するGPU!、CPUと密接に連携できる!等)
大量のピンをメモリバスに割く必要があり、
(さらにCPUオンボードとなったり、MBが8層基板になったり・・・)これも不可能に近いだろう。

772 :Socket774:2005/09/25(日) 01:28:36 ID:0C7mEcC/
>>770
だよねえ。I/Oに使われてるトランジスタなんて多く見積もってもCPUコア一つに満たないだろうし。
PCIeやメモリコントローラみたいな比較的低レベルなI/Oならともかく、USBとかその辺統合する性能的メリットも全く思いつかんし。

ていうかトランジスタの使い道の話してたんだ。分からんかったよw

773 :Socket774:2005/09/25(日) 01:36:32 ID:fzX9u2Yh
I/OがCPUダイに占める面積の割合はどんどん増加しているし、
I/O関連のロジックの量は馬鹿にできないぞ。

今後はI/Oの方がCPUコアより高クロックになるってのはIntelもAMDも認めているし、
実はかなり重要なんだが。

774 :Socket774:2005/09/25(日) 01:36:52 ID:yhssX5Ma
今すごい電波受信な人を見かけた気がしますが、錯覚でしょうか

775 :+++:2005/09/25(日) 01:36:56 ID:Fcd2JBjb
>>764
やはりそうですね。Thx

776 :Socket774:2005/09/25(日) 01:38:04 ID:fzX9u2Yh
漏れがメニーコアに悲観的なのは、PCに対する性能要求がすでに減退してきていると思うから。
自作オタ的には満足できないだろうけど。

PCは年々低価格化がつづいているし、今後、性能に対する要求がうすければ、
ワンチップ化、低価格PC、一人多数PCの時代に突入する可能性もありかと。

777 :Socket774:2005/09/25(日) 01:43:13 ID:SZH9ZR0x
I/Oが重要なのは分かるが問題はコストに見合う性能向上があるかどうかだろ。
それにI/O統合が有効な分野ってあまり思い浮かばないなあ。


と思ったら低価格PCの話かよ。

778 :Socket774:2005/09/25(日) 01:47:57 ID:fzX9u2Yh
ちょっと読めば理解できる内容だと思うけどな。
別にワンチップ化の話は漏れの前にもでてきているし、
そのまえはプロセスの進化が必要ないみたいな話もされてるし、
有り余るトランジスタをどう使うかってのは今の先端LSI技術の焦点なのだが。

779 :Socket774:2005/09/25(日) 01:50:21 ID:LtBFBHzc
>TCP offload エンジンは、昨今の PC 用 Gigabit Ether カードも内蔵
>してるけどね。

ハァ?

780 :Socket774:2005/09/25(日) 02:07:46 ID:SZH9ZR0x
ワンチップ化の問題点はCPUとその他の進化速度が違うことだな。
随時性能を上げていこうと思うと開発費かかる。
ソフトウェアの進化にもついて行かないといけないし。
結局、性能を低く纏めた組み込みっぽくなりそう。GeodeLX800みたいに。

低価格向けって事はダイ面積も小さいって事だろうけど。
それだと高性能でダイ面積が大きいCPUはどう進化するの?

781 :Socket774:2005/09/25(日) 02:08:12 ID:vn9zqfRE
つかAMDもメニーコア志向だよ。

コアワンチップ化とまったく方向性は反しない。

782 :Socket774:2005/09/25(日) 02:11:10 ID:fzX9u2Yh
Intel's new instructions to Rockton round the clock
http://www.theinquirer.net/?article=24781

SO, YESTERDAY WE TOLD you about AMD and integrated PCIe,
and that Intel had a bunch of goodies to compete with. One of them is called RT or Rockton Technology,
another in the long line of *Ts. With clock speeds basically stalled, you have to do something with those
transistors, and Rockton is one of the better ideas.

InquirerのRockton Technologyの記事でも、クロックを上げる以外のトランジスタの使い道
っつーことで、RocktonとPCIeの統合が比較されているわけだが。

AMDは32コア以上に関してなんか語ってたっけ?
別に、IO統合したから多数コアが絶対無理とはいわないけど。

783 :Socket774:2005/09/25(日) 02:11:17 ID:Po4MhlT8
オンダイでL3キャッシュ64MBとかやってほしい

784 :Socket774:2005/09/25(日) 02:12:23 ID:CE+uT+Ta
メニイコアは♪だけにしてもらいたい

785 :Socket774:2005/09/25(日) 02:30:48 ID:4f2kBx79
>>779
そんなに驚く話?
Intel だと i82544 以上のモデル (82547 を除く) とか、
Realtek 8169 とか、データシートを読めば、
TCP segment offloading のことが載ってるよ。

自作板の人間はこういう話はあまり興味ないのかな。


786 :Socket774:2005/09/25(日) 02:34:37 ID:itYLHeHT
>>785
TCP segment offloadingなんて低レベルな物をTCP offloadエンジンとは呼ばない。


787 :Socket774:2005/09/25(日) 02:40:36 ID:4f2kBx79
>>786
ああ、そういう意味で言ってたのか。
確かに完全にボード側で処理する奴もあるね。F社とか。
I/O 時の CPU負荷を考えると、たしかにそこまでやるのが
理想なんだけど、Niagara内蔵のTCP offloadエンジンって、
そこまでやるの?

788 :Socket774:2005/09/25(日) 02:54:08 ID:itYLHeHT
>>787
やっていたとしても不思議じゃないよ。
特にメニイコアならSMPでTCPプロトコルスタックを処理させるよりも
非対称MPとして専任させるのも悪くない。

789 :Socket774:2005/09/25(日) 02:59:04 ID:SZH9ZR0x
>>782
その記事は知ってる。
ただ、もしやるとしてもPCI-Eの先に何を繋ぐか?って問題がある。
鯖向けだからGigabitEtherくらいしか無いだろうと思うけど。
レイテンシを削減して意味がある物って他に何だろう。
やっぱあんま意味無い気がするんだよな。

あと、65nmや45nm程度じゃ熱対策も考えないといけないしトランジスタは全然有り余らないでしょ。
もっと遠い未来の話かと思っていたのだが。
IntelもAMDも近い将来ではコアを増やし続ける方向だし、(トランジスタ使う)
FSBやHTを強化してチップセット間を速くする方向性も一致してる。(チップセットのI/O強化)
それにマルチコア化するとメモリ帯域も増やさないといけないから、メモコンを統合してる場合はそっちでもピン数食われそう。
SocketFではFB-DIMMで4chとか勝手に期待してるんだが。


ちなみにIntelもAMDも"現状では"8コア程度が有効という考えでは一致してる。
そこでIntelは"将来は"メニーコアとぶち上げたが。
ソフトウェアの進化や仮想化ってのが出てきたからどこまで行くかな。

790 :Socket774:2005/09/25(日) 03:06:40 ID:4f2kBx79
>>788
なるほど。
今の TOE 実装って、基本的にストレージ用途をターゲットに
してるから、TCP のオプションとか、ちゃんとサポートして
いるか、ソフト屋的には不安なんだよね。Web サーバでって
いうと、相手は遠距離だから、最低限、ウィンドウサイズとか
はちゃんと広げて欲しいんだけど、SAN だとそこまで遠い相手
は普通気にしないから… そういう意味で、TSO 程度の方が
性能は劣るけど、むしろ安心というか。
まあ Fのは太平洋越えとかデモってたから、ちゃんと実装して
そうだけど、他のベンダのはどうなんじゃろ。

791 :Socket774:2005/09/25(日) 03:54:15 ID:FcHFMSg1
>>790
TOEの内部で使われているOSは*BSDだったりするのでむしろWinなんかより安心と言う意見もある。
値段はまだ高いが・・・

792 :Socket774:2005/09/25(日) 11:01:23 ID:5DuftLKH
>>558
今さらだが。
>MMX(64bit) Latency 2clk、Throughput 1clk
>SSE2(128bit) Latency 4clk、Throughput 2clk

これは、上は整数、下は浮動小数点の数字だよ。
Pen4のSSE2整数のクロック数は、Latency 2clk、Throughput 2clk が正しい。
しかも、Latency 2clk、Throughput 1clk の命令を2回やるとしたら、
Latency 3clk、Throughput 2clk となる(上位と下位は依存性がないので)。

Pen4のSIMDユニットは半速128bit(よって64bitのMMXには不向き)と考えるのが自然かと。

793 :Socket774:2005/09/25(日) 13:48:53 ID:LI+CPaCp
つまり、今後のCPUは、ノースブリッジ統合&メニーコアの方向に進んでいく。
celeron等の低価格向けCPUは、メニーコアはせずにCPU上にビデオ機能も内蔵(ビデオメモリーとして、メインメモリから容量を16メガほど剥奪)させる。

こんな感じ?

794 :Socket774:2005/09/25(日) 14:00:29 ID:NZehIFff
http://www.ne.jp/asahi/comp/tarusan/SMT-CMT.jpg

795 :Socket774:2005/09/25(日) 14:29:22 ID:xT7tPBpv
>>793
MediaGXおもいだした

が、すでにビデオ統合チップセットがほとんどをしめるこの時代
メモリコントローラ内蔵したらビデオも近くにおきたいというのは当たり前だしな

画面表示するだけでFSBに大量のアクセスがはいるのは望ましくないしな


>>794
本当にマルチスレッド化してたら2,4コアの性能上昇は上だからちとあてはまらんよ
しかも加速して性能伸びるもんか?


796 :Socket774:2005/09/25(日) 14:37:15 ID:NZehIFff
http://www.ne.jp/asahi/comp/tarusan/SMT_CMT.jpg

797 :Socket774:2005/09/25(日) 14:45:07 ID:OviB7nSs
>>789
現状では、PARROTでも8コア以上は効果が薄いらしいな

798 :Socket774:2005/09/25(日) 15:07:10 ID:WuodpkUK
>>794
これは何?
マルチプロセサによる性能向上を否定してんの?

799 :Socket774:2005/09/25(日) 15:09:08 ID:GDc8uojz
次世代というかYonahについてですが
Yonahは殻付きですか?殻無しですか?

800 :Socket774:2005/09/25(日) 15:13:55 ID:akYw2ySA
>>798
単石とtr数1/2の石*2を比べているの。

801 :Socket774:2005/09/25(日) 15:14:48 ID:NZehIFff
>>798
「HyperThreadingマンセー」

802 :Socket774:2005/09/25(日) 16:02:04 ID:m1hTTQdi
前にも書いたけど、DualコアでもTr一定という仮定がそもそも現実と違ってるんだよ。
実際に出てきてる製品の構成を見て議論しないと机上の空論になっちまう。
微細化の限界より熱密度の限界に早くぶつかっちまったから、現状はTr余り気味なんだよ。
だからキャッシュ増やしたり、Dualコアにしたりしてるんでしょう。

803 :Socket774:2005/09/25(日) 16:07:26 ID:kOXBK61t
>>802
たるさんの表はそもそもTejasの推定で書いた表
だからリーク等は考慮しないって前提で書いてる

804 :Socket774:2005/09/25(日) 16:13:41 ID:m1hTTQdi
その前提がそもそも現実とかけ離れてるから、ここで議論するに値しないと思う。
ここはintelの次世代CPUを語るスレだからな。 純粋な技術論としては間違ってないと思うよ。

805 :Socket774:2005/09/25(日) 16:13:59 ID:NZehIFff
現実

Athlon 64 4000+ (2.4GHz)    平均価格*45,976円
Athlon 64 X2 4800+ (2.4GHz)  平均価格109,133円

806 :Socket774:2005/09/25(日) 16:17:39 ID:kOXBK61t
>>804
だからこそ、リーク問題が無ければなぁ…とは思うよ

807 :Socket774:2005/09/25(日) 16:32:35 ID:NZehIFff
熱密度問題がやばいなら65nm〜45nm・・・のCPUはそもそも出せない。
各社とも設計段階でホットスポットが出来ないように設計してる。

クロック上昇の一番の足枷は、現在の銅配線における「配線遅延」。

808 :Socket774:2005/09/25(日) 18:14:24 ID:HQM9YOtA
>>807
違うでしょ。微細プロセスでスピードを出そうとすると
リークが酷い。酸化膜の薄膜化で非常に不安定な特性が
出やすい。この2点を克服しないと製品として成り立たない。


809 :Socket774:2005/09/25(日) 18:52:00 ID:h8cT/rNy
>>808 リークはプロセスの改善で解決するが配線の遅延は難しい、
銅配線もローkも一回限りの効果、あと残るのは3次元にするだけ。

810 :Socket774:2005/09/25(日) 19:10:17 ID:Po4MhlT8
http://pcweb.mycom.co.jp/articles/2004/01/01/moore/
>そうですね。先日のパネルでは、配線の方がよっぽど問題だと

811 :Socket774:2005/09/25(日) 19:13:06 ID:cd97a8kM
あほんだら 
配線の遅延が大きく影響するのは各部分のクロックを同期させるから。
そのへんよう考えてみ。

812 :Socket774:2005/09/25(日) 19:18:01 ID:SZH9ZR0x
プレスコでは配線はかなり最適化が進んだけどな。
おかげでばんばんOCできるように。
あとは斜め配線を使えばさらに最適化出来るかな。

813 :Socket774:2005/09/25(日) 19:19:21 ID:HQM9YOtA
>>809
だからプロセス改善でリークは解決出来ていないでしょ。
夢を語ってどうするの?
配線遅延問題なんてその先の話だし、レイアウトである
程度回避できる問題。現状でもそうしているし。

>>810
2003年末時点では、リークはここまで酷いとは世界中で認識
されていない時代。
> トランジスタのリークも大きな問題だが、「配線をおろそか
> にしていいわけではない」と。
当然おろそかにしていいわけないですね。あたりまえの
事を言ってます。


814 :Socket774:2005/09/25(日) 19:19:49 ID:IEGbcn/x
そこでCNTですよ

815 :Socket774:2005/09/25(日) 19:26:38 ID:Ip2hqeNC
>>813
如何でも良いが、>>810はプレス子の問題が顕著化した頃の話


816 :Socket774:2005/09/25(日) 19:58:19 ID:HQM9YOtA
>>815
2003年10月に世間で騒ぎになっていたっけ?
勘違いであったならば、申し訳ない。

817 :Socket774:2005/09/25(日) 20:02:50 ID:4f2kBx79
もうインテル以外なら誰の目にもプレスコの熱の問題は明らかだったのに、
インテルがまだ方針転換を決めてなかった時代か…
インテルほどのトップメーカでも、目の前の問題を見誤ることがあるんだ
ねえ。いや、むしろトップメーカだからこそ、解決できると自社の力を
過信したのか。

818 :Socket774:2005/09/25(日) 20:09:17 ID:Ip2hqeNC
>>816
もっと早い、7月には話題に成ってた
ttp://pc.watch.impress.co.jp/docs/2003/0722/kaigai005.htm

819 :Socket774:2005/09/25(日) 20:24:18 ID:Po4MhlT8
激化する技術への挑戦 〜トライ・ゲート・トランジスタ発表の背景〜
http://pcweb.mycom.co.jp/news/2002/09/24/13.html
この夏、Prescottが熱い。来年は消費電力100Wオーバーへ
http://pc.watch.impress.co.jp/docs/2003/0722/kaigai005.htm
140Wへとひたすら走る? Intel CPUの消費電力
http://pc.watch.impress.co.jp/docs/2003/0725/kaigai006.htm
やはり問題はリーク電流に起因する消費電力とTDPの大きさ
http://pcweb.mycom.co.jp/news/2003/09/19/17.html
どんどん変わるPrescott FMBスペック
http://pc.watch.impress.co.jp/docs/2003/1010/kaigai031.htm

820 :Socket774:2005/09/25(日) 20:35:52 ID:m1hTTQdi
すでに、IA64では非同期が導入されてるからねぇ。 非同期使ってうまく設計すれば
配線遅延はそれほどボトルネックにならないと思ってるけど、どうなんだだろうか。

821 :Socket774:2005/09/25(日) 20:53:50 ID:E9lQI6x3
>>820
そりゃそうだろうけど
制作コストの問題が大変と聞いた
特にマザーボードなんかすんげえ高く付くらしいが

822 :Socket774:2005/09/25(日) 23:38:12 ID:sDROTU+w
っttp://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2526

823 :Socket774:2005/09/26(月) 00:40:53 ID:vLEbh7HD
>>792
padd*系のlatency/throughput見てみろよ。
組んだこと無いのバレバレ

アラインメントされて無いデータに関してはMMXのほうが速い。

824 :Socket774:2005/09/26(月) 00:45:51 ID:LDSyul9z
PreslerのExtreme Editionでは、
相対的に重い2つのスレッドを1つのコアのHTに割当てしまう
ポカは起こさないような改良はされてるのかな?
やっぱバカチョンのままなのかな?

825 :Socket774:2005/09/26(月) 00:53:39 ID:OWWJN/k5
>>824
それ、OSの仕事じゃないの?

826 :Socket774:2005/09/26(月) 00:56:51 ID:vLEbh7HD
latencyは据え置きだがthrouputは綺麗に2倍
一部はlatencyまで倍かそれ以上

Throuputっていうのはこの場合各演算ユニットのパイプラインで一命令の処理で食らうクロック数のことだろう。
MMX版で1クロック、SSE2整数で2クロック食うってのは、つまり64ビットずつ処理してるからなんだ罠。

827 :Socket774:2005/09/26(月) 01:02:19 ID:AMNEERSW
Preslerってクロック200MHzふえるだけなんだよね?
Presler自体はHTOFFだったきがするが

828 :Socket774:2005/09/26(月) 01:03:30 ID:2cVUqDpN
次世代で解決されてればスレ的には問題なし。

829 :Socket774:2005/09/26(月) 01:10:25 ID:LDSyul9z
>>827
炭もプレスラもHT有効なのはXEだけだよ

830 :Socket774:2005/09/26(月) 01:14:18 ID:AMNEERSW
インテルはXEでるとは明言してなかったと記憶してたが

DempseyはHTある

831 :Socket774:2005/09/26(月) 01:14:58 ID:2cVUqDpN
PreslerからHTTonにするんじゃなかった?
どこかで読んだ気がするけど、多分俺の妄想の予感。

832 :Socket774:2005/09/26(月) 01:22:58 ID:LDSyul9z
anandtech>>822や後藤の記事を参照しる
http://pc.watch.impress.co.jp/docs/2005/0816/kaigai01l.gif

833 :Socket774:2005/09/26(月) 01:23:05 ID:Hf0KUuYn
そこで非同期設計ですよ。

834 :Socket774:2005/09/26(月) 01:35:45 ID:PS7lhzZL
PreslerでもPentium DではHTはオフ。XEではオンにされるだろうが、コアがなんになるかは分からん。
Paxville FSB1066になるのかDempsy FSB1066になるのか。両方の可能性が示唆されてる。
PaxvilleならFSB1333MHzも可能なはずではあるが・・・

835 :Socket774:2005/09/26(月) 02:16:47 ID:AMNEERSW
英文はよめんが後藤のみたら予想としかかいとらん


836 :Socket774:2005/09/26(月) 10:59:44 ID:Ysb4h5yz
今の状態でも熱がアップアップなのに、FSBを1066とかしたらますます手に負えなくな
るヤカン
プレスラが仮にうまくいったら、プレスコと同じくらいの消費電力に収まるのかな?
それでも熱いけど。

837 :Socket774:2005/09/26(月) 11:02:44 ID:TvfY9j07
>>823
IA-32 Intel Architecture Optimizationを見たが、MMXが2-1、XMMが2-2だったぞ。
普通は、独立した2-1を2回やると3-2になるんだが、これについてはどう思う?

実際組んだことないってのはそう。普段はPenMで、P4は数日しか触ってない。
MMXのスループットが1なのは俺もなぜだかわからなかったのだが、
NetBurstは、ALUを倍速にして、複雑なとこはスピード落としてるらしいから
SSEのFPユニットは半速だと思っていた。
SSEのクロック数はほとんど偶数だし。

838 :Socket774:2005/09/26(月) 12:35:36 ID:gNpDOswP
勘違いしてるようだけど128bit幅のデータブロックを扱う必要のある場面なんてほとんど無い。

たとえばフルカラーのDIBのデータを扱うのにしても、1ピクセルあたり8bit×4=32ビット
現在主流の128ビットブロック暗号の多くの実装も、実行時間のほとんどを占めるS-Boxでは
64ビット+64ビットに分けて交互にビットの置換を行っていく。
64ビット単位で扱うと有利なデータは数多いけど、128bit幅がないと遅くなるアルゴリズムってのは
あんまり無いんだ罠。
じゃあどうやるかというと、ループ回数を半分にして2回分のデータを扱うようにするだけ。

要するに、「MMXでは128ビットのデータを64×2に分解してたがSSE採用により1個で処理できる」
ってケースは稀で、
実際には、64ビット以下の単位で扱えてたものを、SSE2の採用により
ループ2回分のデータを1度にまとめて処理するということのほうが多い。

一度に扱うデータ量が増えても、その分ライトバッファの消費が倍増し、
かえってレイテンシを増大させることもしばしば。

レジスタの少ないx86アーキテクチャでは、ライトバッファ上にデータがあるかないか、
あるいはL1上にあるかないか、のほうが、性能に響くケースは多い。
論理算術演算のレイテンシより、ロード・ストアのレイテンシのほうが大きいからね。

そういう意味でPentium4でもSSE2整数の適用で性能が上がるケースってのは限られたケース。
John the Ripperだっていつまで経ってもSSE2は採用されないし(なぜならMMXより性能落ちるから)
Pentium 4でSSE2を使う意味は、16バイト境界に合わせたデータを同時にロード・ストアできることにこそある。
つまり、ほとんど、movdqaに集約されてる。
(それでもキャッシュのヒット率を落とすくらいならMMXでやったほうが速い。)

まあ、x64で論理レジスタの増えるSSE2のほうが結果的に速いケースは今後増えてくるだろうけどね。

839 :Socket774:2005/09/26(月) 12:51:19 ID:TvfY9j07
>>838
>勘違いしてるようだけど128bit幅のデータブロックを扱う必要のある場面なんてほとんど無い。
それはわかっているつもり。
MMXが得意なPenMでなら、SSE2を使うよりもMMXが速いのも経験している。
(P4では経験がないためわからない。MMXが速いケースがあるのは知っている)
>>838の内容に関してはほぼ全面的に同意。

で、それはいいのだが、俺はPen4のSSEユニットが64bitか128bitかを知りたい。
以下IntelのHPからの引用。


Pentium 4 プロセッサ内部では、各セクションが異なるクロック周波数で動作しています。
このように、各ロジック・セクションの動作周波数を最適化した結果、Pentium 4 プロセッサの
高いパフォーマンスが実現しています。最も高い周波数で動作しているのは ALU バイパス実行ループで、
プロセッサ・コア・クロックの2倍 (ファスト・クロック) で動作しています。これは、ほとんどの
整数プログラムの演算を行うもので、きわめて重要な役割を果たしています。このほかのほとんどの部分は
プロセッサ・コアと同じクロック (3GHz ファスト・クロックの1/2) で動作していますが、
これは設計が複雑になるのを防ぐためです。また、ファスト・クロックの1/4で動作するセクションもありますが、
これも設計を容易にすることを目的としています。バス・ロジックは100MHz で動作し、
システム・バスに対する高いニーズを満たしています。

840 :Socket774:2005/09/26(月) 13:06:44 ID:TvfY9j07
補足。
俺はPen4のSSEの実装は半速128bitだと思っている。
64bitだと言うなら、paddd xmm0,xmm0がレイテンシ3でなく2なことや、
addps xmm0,xmm0(レイテンシ4)を連続で実行したとき1命令4clkになることを
(レイテンシ4のPenMでは1命令3clkになる。これは64bitずつ実行するため)
説明するうまい理由がない。

841 :Socket774:2005/09/26(月) 15:04:16 ID:44Hdz3cZ
Yonahって945/955搭載ママンに乗りそうですか?

842 :Socket774:2005/09/26(月) 15:21:05 ID:9u3uk+q6
まぁ普通に無理だろ。
最近のIntelは新CPUには新チップセット必須な感じだし。

843 :Socket774:2005/09/26(月) 15:41:45 ID:TTikAFyc
>>841
無理だろ
945、955は炭の
コアが別のコアのL2にアクセスする時チップセットを経由するんだから
まぁ詳しい事は分からんが

844 :Socket774:2005/09/26(月) 15:50:19 ID:jX8ilAxf
Presler→ConroeやYonah→Meromは同じチップセットでいけるみたいだが。

845 :Socket774:2005/09/26(月) 17:06:00 ID:JaYXFJ1E
Yonahは478PINだったような

それも北森の478とは違うソケットだろう

846 :Socket774:2005/09/26(月) 18:14:43 ID:TTikAFyc
>>844
俺は945、955
に関して言っただけ

Preslerは開発期間がある程度あったから
チップセットを経由しなくても大丈夫になったとかじゃない?
まぁ素人だからその辺りはよく分からん

847 :Socket774:2005/09/26(月) 20:19:27 ID:QCSIgKjQ
調停用専用チップを別ダイで乗せるんじゃないのか?

848 :Socket774:2005/09/26(月) 20:27:28 ID:S/un6DMs
>>846
炭/Preslerの構造は、石が2個に分かれている以外ほとんど変わらんが。
因みに、機能が足りない場合は対応できないけど、余計な物が付いていても対応可能だから、
案外945、955でConroeも動く鴨。

849 :Socket774:2005/09/26(月) 21:00:13 ID:TTikAFyc
>>468
ふ〜んそうなのか
デュアルダイは面白いよな
Preslerの分のコアを
シーダミルに回せる訳だし

850 :Socket774:2005/09/26(月) 21:14:37 ID:sIhxrwIR
>>840
SIMD演算ユニットが128bit半速なら、MMX等の64bit演算のスループットも2になるのでは?
PUNPCKH** と PUNPCKL**のレイテンシが違うのは何故?

851 :Socket774:2005/09/26(月) 21:28:58 ID:K4Xxn2Cg
>>847
それはPaxville

65nmコアは電圧が下がると思うので、ママン&BIOS次第の希ガス

852 :Socket774:2005/09/26(月) 23:54:45 ID:vLEbh7HD
>>850
同意。

半速云々はSSE2がMMXの2倍のクロックサイクルを要してるから出てきた勘違いだろうな。
もっとも有力な説は、64ビット等速で64bit単位でも128bit単位でも1μOPで扱えてるだけ。
実行時に2つぶんのデータに分解して2クロックかけて処理してる。

半速云々はSSE2はMMXとは別の専用演算ユニットがあると勘違いした香具師が唱えた説だろ。

853 :Socket774:2005/09/27(火) 07:12:33 ID:4kjW+Wmi
スループット/レイテンシ関係は、
http://pc8.2ch.net/test/read.cgi/tech/1103609337/l50
でやった方が良くないか?
まあ、あっちの1か14あたりが出張してきてるみたいな感じだが。

854 :Socket774:2005/09/27(火) 07:32:57 ID:7pMdzHK5
Yonahのシングルスレッドレベルでのパフォーマンスの改良はほとんどSSE μOPsフュージョン
によるところが大きいと思う。
SSExが1μOPで対応できるからデコーダの負担が減りどのデコーダでも通せるようになり、
そのぶんSSExを使った浮動小数のスループットが改善される。
しかし、演算ユニットが増えてるかどうかは疑問やね。

YonahからはμOPsフュージョンでXMMレジスタベースの演算も1μOPで扱えるようになるから
実質SSE命令帯域が増えたようなものだが、ユニット数やポート共有の縛りが改善されてなければ
伸びは少ないと見ている。

Meromではリアルで命令帯域を4issueに増やしてるが、これがどう出るかね。

855 :Socket774:2005/09/27(火) 11:51:35 ID:avaHVsdP
実際のところPentiumMの現状の問題点はSSEなどを多用したエンコード系だけなんだし
それが一気に改善されて、デュアルコアでさらにブーストってことで
しばらくはノート用にするにはもったいない石になるのかね

現状でも780だっけ?あれはとんでもなくいい動きしてるけど

856 :Socket774:2005/09/27(火) 17:55:53 ID:EoGZ97Zw
>>855
intelの方針としては、需要をノート、スリムに引き込んでX2(TDP89W/110W)を無力化したい、
と言った所だと思われ。

857 :Socket774:2005/09/27(火) 21:30:06 ID:gnow5rYN0
>>793
つ Timna

858 :Socket774:2005/09/27(火) 22:05:12 ID:qL3hVKyw0
>>852
おい、MMXとSSE2は整数系以外は基本的に別だろ。

859 :Socket774:2005/09/27(火) 22:25:43 ID:CzRAEjMI0
Timnaはイスラエルチームの最高傑作

860 :Socket774:2005/09/27(火) 22:57:21 ID:QMsRqu4i
>>853
だね、態々亀レスしてプログラムの話を始めるからな…
それで大体スレが止まるから困ったもんだ

861 :792:2005/09/28(水) 12:06:22 ID:VBEHipw8
>>853
んじゃ、Pen4のSSEの話は、あっちに移動します。
失礼しました。

862 :Socket774:2005/09/28(水) 16:28:36 ID:P2ifuDC/
コンロって名前が悪くない?
プレスコットみたいに爆熱にならなければいいが。

863 :Socket774:2005/09/28(水) 16:49:07 ID:fXi3qfmS
そんなくっだらねぇ事で思い悩んで、心を痛めていらっしゃるのは、
全世界中でお前唯一人だけだ馬鹿。

864 :Socket774:2005/09/28(水) 16:49:17 ID:Pg6NgAhA
>862
アメリカじゃあ全く問題無いぞ

865 :Socket774:2005/09/28(水) 16:57:56 ID:gpnQl0eK
アメリカじゃ部屋の照明に100hのハロゲンランプがボコボコ付いてるってのは本当なんだろうか?

866 :Socket774:2005/09/28(水) 17:19:12 ID:X3RWVXwa
全室空調で問題なし。

867 :Socket774:2005/09/28(水) 17:31:35 ID:rpIizIUa
>>857
今の、90nmプロセスが余裕で実現出来てる今の世の中なら、Timnaを出す理由は大きいと思う。
低価格帯だけじゃなく、高価格帯でも、CPUがチップセット内臓なメリットは大きいはず。
昔と比べて、必要なダイ面積は半分以下なわけだし。

VIAやSiSから圧力受けて、中止になるかもしれないけどな。

868 :Socket774:2005/09/28(水) 17:47:11 ID:SzucOxmo
>VIAやSiSから圧力受けて、中止になるかもしれないけどな。
これ笑うところですか?

869 :Socket774:2005/09/28(水) 18:44:30 ID:zK87CjME
>>862
「コンロー→コンロ→焜炉→爆熱っぽい名前だから悪い名前」っつー
発想は、例えば
「海→Sea→シー→シ→死→縁起悪いから海の呼び方変えたほうが良くない?」
と同レベルだってこと分かってる?

870 :Socket774:2005/09/28(水) 19:57:58 ID:8Pkjvlcc
わざわざ日本の言葉を考慮して
名前をつけることはまずないんじゃないの
日本のみがターゲットになってるなら別かもしれないけど
どっちにしろアンチはマイナスな名前を無理やりつけてくるから関係ないんジャマイカ

871 :Socket774:2005/09/28(水) 21:26:27 ID:LwOEc/Eu
ウンコ、チンコも特に問題は無いから大丈夫だろw

872 :Socket774:2005/09/28(水) 21:53:03 ID:SmA+PJbl
ヴィーヴテクノロジなんて日本考慮してない代表では
日本人には発音しにくい聞き取りにくい


873 :Socket774:2005/09/28(水) 21:53:58 ID:23AJn9VZ
>>870
しかし藁、プ、炭・・・糞コアだった。
河童、鱈、北森・・・良コア。
雷鳥、蓑、苺、真皿、偽皿、豚、黒浜、新城、勝銃、紅・・・。
AMDには外れがない。

874 :Socket774:2005/09/28(水) 22:00:02 ID:GnN11q0U
AMDの話なんかしてないわけだが
厨房は散れ散れ

875 :Socket774:2005/09/28(水) 23:32:29 ID:frzQHQ4B
>>870
ガソリンのエクソンは、日本のことを考慮して名前を変えた
そうだよ。最初はエンコにするつもりだったそうな。(w

876 :Socket774:2005/09/29(木) 08:25:59 ID:tX14i1wD
>>873
糞コアか良コアかは別としてペニスがあるだろ

877 :Socket774:2005/09/29(木) 10:58:15 ID:h6AnQoXq
製品名ならともかく、一部のマニヤしか気にしないただの開発コードに
他言語圏での響き云々とか自意識過剰もいいところだと思うが。


今回はPentiumって名称も変えてくるかもしれないから、そっちのほうがインパクトを与えうる。

878 :Socket774:2005/09/29(木) 10:59:36 ID:fD6MSrPi
>>876
>>873にはちゃんと紅って書いてあるだろ。

879 :Socket774:2005/09/29(木) 11:18:48 ID:CKAsnJC3
こじつけにも程があるぞ>878

880 :Socket774:2005/09/29(木) 12:58:55 ID:CooxhsIc
心底どうでもいい

881 :Socket774:2005/09/29(木) 16:18:43 ID:J3yD3O6a
藁は感じが糞に似ているな。
今の時代、クロックでも効率でも負けるいいところなしだけどな。
コンロはどうなることやら。

882 :Socket774:2005/09/30(金) 01:39:31 ID:/o/Ok3v2
INTELのメニーコアは、100個のコアーとかいっているが、
5年後にPentium4のことを考えると、コアが40個くらいか?
コアを増やす方が、クロックをあげるより難しそうだ。

883 :Socket774:2005/09/30(金) 01:47:23 ID:DS+B5C5M
はぁ?
フルセット揃ったコアを載せる必要なんてないんだから

SIMD専用だったり逆に非搭載だったり、単純なコアの物量を増やして
スレッド数で性能を稼ぐアプローチだろ。
現状でもクロックを2倍にするよりコア数をたとえフルセットのままでも4倍にするほうが簡単。

884 :Socket774:2005/09/30(金) 03:25:53 ID:rDx716+0
確かにそうだが、SMPの方が作るの簡単そうなんだが。OS含めて。
コア数は増えるだろうな。スレッドは4つまでならクロックよりありがたい。

885 :Socket774:2005/09/30(金) 23:20:10 ID:ICuLj6JL
>>883
そういう特殊戦向けがネットバーストだったわけで見事玉砕したわけだが

886 :Socket774:2005/10/01(土) 00:04:06 ID:af99G/Dn
SIMD専用コアでもソフトライセンスは必要だろうか。w


887 :Socket774:2005/10/01(土) 20:26:40 ID:LsKkWKZE
>>873
アム房が意図的にIntel製品には熱そうな名前を捻出していることに気づけよ。
大体、その手の名前をこのんで使っているのは厨房が多いからな。
まともな書き込みするやつはちゃんとした表記で書いてる。

888 :Socket774:2005/10/01(土) 20:39:43 ID:BfMKPN9P
>>886
SPEみたいな小さなローカルメモリで走るOracleが書けるかが問題だなww

889 :Socket774:2005/10/01(土) 20:59:22 ID:PBkwf4NK
「アム房」「アム厨」とかを好んで使っているのも真性厨房が多いからな。

890 :Socket774:2005/10/01(土) 21:29:11 ID:gTctfB8e
メニイコアをやるんだったらフルセットかつ性能的に偏りのあるコアをいろいろ積んで
スレッド管理チップみたいなもんが動的に最適なコアにスレッドを割り振るようにするのかねえ。

891 :Socket774:2005/10/01(土) 21:56:22 ID:xRbqakOu
>>890
普通にIRQLで管理するんじゃ?

全然関係無いけど、R500のShaderのハードスケジューラー
ってどんな実装してるんだろね?

892 :Socket774:2005/10/01(土) 22:03:23 ID:adAtJB0e
>>891
どうだろうねぇ。
興味はあるけど俺にはちと高尚すぎる話題だな。
D3Dのプログラム書いたことないんで。
それと一応スレ違い。

893 :Socket774:2005/10/02(日) 00:03:03 ID:qr6g0aPX
>>887
そこに上がってるので熱そうな名前って炭だけじゃん。

894 :Socket774:2005/10/02(日) 00:18:23 ID:sJZlEGv8
CPUファンが止まったり外れりしたら即死するAthlonコアってなんだったっけ?


895 :Socket774:2005/10/02(日) 00:29:15 ID:9o1H9Uyh
>>894


896 :Socket774:2005/10/02(日) 01:33:09 ID:7e7iHv1+
>>891
IRQLって・・・何考えてんだ?

897 :Socket774:2005/10/02(日) 01:51:32 ID:xGfVnjM9
PS3のCELLとかその辺みたいなヘテロジニアスマルチコアは明示的にどのコアを使うか指定できるんだろうけど、
PC用はそうはいかないんで動的スケジューラ(?)がいりそうだね。

898 :Socket774:2005/10/02(日) 01:59:30 ID:6jB/piFj
そのコントロール含めてCell(OS)だよ
だから、ユーザーは意識せずともコアが増えればスケーラブルに性能を伸ばすことが出来る

というのがウリ

箱360の2スレッド3コアのほうがはるかに使いやすそうだけどね

899 :Socket774:2005/10/02(日) 02:28:38 ID:wqbtR/2Q
AMDは、今考えりゃK8以前はすべてはずれみたいなもんだったろうに…。

900 :Socket774:2005/10/02(日) 02:30:04 ID:dgK4yMma
やはりメモリコントローラ統合は伝家の宝刀。
先に抜いた方が何とやら。

901 :Socket774:2005/10/02(日) 02:36:31 ID:iQnzwtyJ
PPEのジョブスケジューリングや、分散型SPEカーネルは現時点では相当ウンコらしい
恐らく8個(7個)のSPEのうち半分は不良債権と化す

そもそも開発チームは冗長性を見込んで多めの6個と検討していたのに、あのおっさんが余計なことを

902 :Socket774:2005/10/02(日) 12:04:15 ID:FTvw0plW
>>900
そんな気もするがインテルは一生抜かなそうなんだよ。

903 :Socket774:2005/10/02(日) 15:14:13 ID:ZH3ZTKjI
どのみちNetBurst路線でもAESアクセラレータとかは載せる予定だったんだろ。
Javaや.NETのアクセラレータは乗っけて欲しいね

904 :Socket774:2005/10/03(月) 03:11:58 ID:YZ3kgNvf
FB-DIMMの世代では、抜くという話も。

905 :Socket774:2005/10/03(月) 03:16:01 ID:SF4vfwYp
>>904
確かにナ

906 :Socket774:2005/10/03(月) 13:54:35 ID:bOrpAd5w
Whitefield の世代で抜くことは決定済みじゃないの? 2007Q2 だっけ?
順調に行ったとして、デスクトップやノートだと 2007H2 か 2008H1 ぐらい?

907 :Socket774:2005/10/03(月) 23:18:18 ID:NOX9NqFq
ノートを中心に今のマシンのほとんどはすでにUMAになってるから
メモリコントローラがCPU側に来るとデメリットもそれなりだよなぁ

908 :Socket774:2005/10/04(火) 01:07:55 ID:RcM7dulZ
メモリ → GMCH → ビデオ

メモリ → CPU → ノースブリッジ → ビデオ
と1hop増えるわけだから、ビデオチップに対するレイテンシは
犠牲になるだろうね。

ただ、ビデオチップの仕事はストリーム処理なわけで、
レイテンシの影響は軽微な筈だから、バンド幅さえきちんと
確保していれば、実のところ悪影響はほとんどないんじゃないの?
既にそういうアーキテクチャへ移行している Athlon 64 の方が、
Pentium 4 よりもゲーム系のベンチマークではむしろ高速なこと
が多いってことは、この推測を裏付けていることになると思うん
だが。

たぶん、メモリコントローラ内蔵で改善される CPU のレイテンシ
の影響の方が、ずっと効いているんだろうね。

909 :Socket774:2005/10/04(火) 01:21:45 ID:lUrzrgRi
それのデメリットってのは従来と違う実装が必要になるという
チップセット設計側の手間の問題で性能的問題ではない。

910 :Socket774:2005/10/04(火) 01:31:09 ID:xQwpbOPm
>>908
そらディスクリートな3Dグラフィックスの話であって、UMAなシステムではちょっと事情が違うだろう。

なんせ使えるメモリ帯域がIntel用なら最大800MHz/128bit(DDR2-800 DualChannel)なのに対し、
K8では最大でも上り16bit(1GHz)+下り16bit(1GHz)でしかないからね。
UMAシステムではメモリ帯域はあればあるほどいいから、柔軟に高速なメモリを採用できるほうがいい。
レイテンシは大して問題にならんようだ。

911 :Socket774:2005/10/04(火) 01:52:58 ID:fc1RR/vA
レイテンシやパフォーマンスの問題ではなくて、
なにもせずとも常にDAC読み出しのためにバスが動き続けることが果たして
消費電力的にもいいことなのかわからん

ってことだ

912 :Socket774:2005/10/04(火) 01:55:44 ID:HRUWXVXp
 北橋にVRAMを混載すればいいのでは?

913 :Socket774:2005/10/04(火) 02:23:56 ID:RcM7dulZ
>>910
なんかいろいろ勘違いがある気がするな。
まず K8の HyperTransportの片方向の速度は 16bit×1GHz=2GB/s
ではなくて、16bit× 2(DDR) ×800MHz=3.2GB/s だろう?

それに Intelで最大800MHz/128bit(DDR2-800 DualChannel)というが、
現状、Intel 製チップセットでサポートされているのは DDR2-533
までだろう? 将来の話である DDR2-800 と引合いに出すのに、現状の
K8 のメモリバンド幅と比べるのは変だよ。

AMD は、来年頭に Socket M に移行して、DDR2 をサポートする。
それと同時に HyperTransport も 2.0 にバージョンアップし、
クロックも 800MHz から 1.0〜1.4GHz に向上する。また 16bit 幅
というのは固定ではなく、2bit 〜 32bit までの幅を選択できるから、
2.0 で 32bit 幅を選べば片方向 11.2GB/s までサポートできる。
この世代になると、片方向のみの場合で DDR2-800 DualChannel と
ほぼ等速、トラフィックが双方向ある場合は倍の性能となる。
というわけで、まったく遜色ない値なんだが?

914 :Socket774:2005/10/04(火) 02:39:37 ID:xQwpbOPm
>>913
ああ、HyperTransportについては間違ってたようだ。Up1GHz/Dl1GHz DDRで8GB/sかな。
でもメモリはいまだにDDR400のDualだから6.4GB/sだね。廉価機だと3.2GB/sか。

先の話はともかくとして、現状でメモリコントローラ内蔵のK8用チップセットでは広帯域のメモリを提供できてないことは事実でしょ?
DDR2-800も当面先になってしまうし、しばらくはメモリ帯域に合わせて内蔵グラフィックスもそれなりにチープなものにせざるを得ない。
もうDDR2-800はすぐそこだし、DDR2-667も完全に軌道に乗ってるからね。

915 :Socket774:2005/10/04(火) 03:27:55 ID:RcM7dulZ
> HyperTransportについては間違ってたようだ。Up1GHz/Dl1GHz DDRで8GB/sかな。

その 1GHz, 8GB/s って値はどこから拾ってきたんだ?
現状、Athlon 64 や Opteron の CPU間リンクに使われている HyperTransport
のバンド幅は、PC3200 デュアルチャネルと同じ片方向 6.4GB/s だよ。
ttp://pc.watch.impress.co.jp/docs/2003/0916/kaigai023.htm

もっとも Opteron は HyperTranport リンクを 3本積んでいるので、
その意味では、さらにその 3倍のバンド幅があるわけだが。

> 先の話はともかくとして、現状でメモリコントローラ内蔵のK8用チップセッ
> トでは広帯域のメモリを提供できてないことは事実でしょ?

DDR2 をサポートしていない以上、ハイエンドでのメモリ帯域では現状負けて
いるのは確かにその通りだな。
ただ、UMA の主用途はグラフィック統合型チップセットなので、現時点で
これは全く問題になってないと思うんだがどうよ?
グラフィック性能をちょっとでも気にする場合に、チップセット統合の
グラフィック機能を使う奴はおらず、必ずビデオカード側にメモリを搭載
するからな。
チップセット統合グラフィックのように、プアーな性能しかない場合には、
6.4GB/s でもむしろ余るぐらいなんじゃないのか?

> DDR2-800も当面先になってしまうし、しばらくはメモリ帯域に合わせて
> 内蔵グラフィックスもそれなりにチープなものにせざるを得ない。
> もうDDR2-800はすぐそこだし、DDR2-667も完全に軌道に乗ってるからね。

DDR2-667 や 800 が、グラフィック統合チップセットの主ターゲットである
安価なマシンで使われる時代には、Socket M が普及しているから全く問題
なかろう。双方向で見るとインテル系の倍のバンド幅になるから、むしろ
インテルの方がヤバいんじゃないのか?

916 :Socket774:2005/10/04(火) 03:45:37 ID:RcM7dulZ
おっとっと、今年に入ってから 1GHz 8GB/s 版が出てたのか。
失礼した。

917 :Socket774:2005/10/04(火) 04:31:19 ID:RcM7dulZ
今年に入ってからというのも語弊があって、Athlon 64 の方は
去年からだったんだな。ちょっと目を離してるとすぐ時代遅れ
になっていかんな。

あと、気になってもう一度調べてみたんだが、
HyperTransport のバンド幅として >>915 に挙げた後藤氏の
記事は誤りで、やはり俺が最初に書いた >>913 が正しかった。
クロックが 1GHz に上がっているから、片方向 4GB/s という
ことになるな。
例えば
ttp://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/33425.pdf
を見れば、
One 16-bit link supporting speeds up to 1 GHz (2000 MT/s)
or 4 Gigabytes/s in each direction
とはっきり書いてある。

DDR-400 メモリでもデュアルチャンネルだとバンド幅が足らない
計算になるが、問題になってるって話を特に聞かないのは、
やはり UMA で使われるグラフィックス統合型チップセットの
性能がプアーなせいじゃないのかな。

918 :Socket774:2005/10/04(火) 05:02:58 ID:JYMTtRUG
>>908
CPUコアアーキテクチャが全然別物だから、メモコンの実装の差異がパフォーマンスを決めてるという
論調はおかしい。

919 :Socket774:2005/10/04(火) 21:29:59 ID:9EF4qypH
そもそもNB経由で、ママンのFSBが12.8GB/secに対応出来るか疑問

920 :Socket774:2005/10/04(火) 22:44:23 ID:vJM4sNIr
>DDR-400 メモリでもデュアルチャンネルだとバンド幅が足らない
>計算になるが、問題になってるって話を特に聞かないのは、
>やはり UMA で使われるグラフィックス統合型チップセットの
>性能がプアーなせいじゃないのかな。

言ってる事物凄く間違ってるからもうちょい勉強した方がいいかも。
それと擦違いだね。

921 :Socket774:2005/10/05(水) 01:39:52 ID:7H08Aleg
> 言ってる事物凄く間違ってるからもうちょい勉強した方がいいかも。

えー?
どのあたりが間違ってるの?

DDR-400 デュアルチャネルって、カタログスペックでは 6.4GB/s でしょ。
もちろん実測だとその7がけか8がけぐらいまでしか出ないんだろうけど、
クロック 1GHz 16bit幅の HyperTransport だと 4GB/s だから、7がけ
でも足りないよね?

ビデオチップに必要なメモリバンド幅は、ハイエンドだと今なら 30GB/s
を越えてる。でも UMB は、Value 向けグラフィックスカードの拡張メモリ
として使われるか (Value 向けであっても、UMB とは別に、より速いビデオ
専用ローカルメモリをある程度以上積むのが普通)、あるいは Value向け
よりも下のクラスである、グラフィック統合チップセットでしか使われない。
で、Value 向けのビデオ専用ローカルメモリのバンド幅がどれくらいかと
いうと、RADEON X300 メモリクロック 400MHz で、64bit の場合 3.2GB/s、
128bit の場合 6.4GB/s。ということは、4GB/s っていうのは、3.2GB/s より
はむしろ速いので、UMB に期待されるメモリバンド幅としては、妥当なライン
よりもむしろ速いクラスに入ると思うんだけど?

というわけで、間違っている気がしないんだが?

> それと擦違いだね。

Whitefield はどうよって話の流れなので、もともとはスレ違いじゃなかった
んだけどねえ。


922 :Socket774:2005/10/05(水) 02:00:44 ID:7hwoxgmv
メモリコントローラがノースにある利点はそのバスを通らないから
バスをメモリ帯域が大幅に増えてもその分ビデオチップにまわしつつ
CPUの足をひっぱらないということが可能な点

DDR2/533のデュアルチャネルの945Gは結構いい感じでうごいてるね
今後さらに高速なメモリが使えるとしたらFSBに影響せずに高性能化が可能

最近インテルはプラットフォーム重視でCPU単体ではなくチップセット類も
一緒に使ってもらおうとしてるから結構いいバランスかと


923 :気付いてなかった人:2005/10/05(水) 02:08:13 ID:3Hxjtetp
>>922
なるほど、言われてみれば確かに。

AMD
        CPU━MEM
         ┃
    VGA━北橋
         │
           南橋─PCI

intel
        CPU
         │
    VGA━北橋━MEM
         │
           南橋─PCI

924 :Socket774:2005/10/05(水) 02:22:39 ID:f7y+g1kn
帯域過剰だとオンボードグラフィック以外も高速になるの?

925 :Socket774:2005/10/05(水) 02:39:05 ID:vMKVDKlB
>>919
ビデオ統合チップセットに関して言えばCPUサイドのバス帯域がメモり帯域と釣り合う必要は全くない。

926 :Socket774:2005/10/05(水) 02:39:22 ID:7H08Aleg
>>922, >>923
それは考えが浅いと思うぞ。

まず、ビデオだけがメモリにアクセスしている場合を考える。
>>922 は、こういう場合、メモリコントローラがCPUにあると、CPUの
足がひっぱられると主張しているわけだが、それは単純に誤りだ。
CPUの演算部がメモリにアクセスせず、せいぜいL1やL2までのアクセスに
限られている限り、ビデオからのアクセスがあっても、CPU演算部の足が
引っ張られることはない。
こんなのは考えなくても分かる事実なんだが、こういうレベルで誤解して
たとは、正直言って、ちょっと驚いた。

次に、CPUとビデオが同時にメモリにアクセスして競合している場合を
考える。この場合、どこがボトルネックとなるかというと、メモリの
バンド幅そのものがネックになり、CPUもビデオも待たされることになる。
メモリコントローラがノース(Intel の場合の最近の呼称はMCH/GMCHだが)
にあろうが、CPUにあろうが、CPUの足がひっぱられる点では同じ。
ただし、現状の K8 では HyperTransport のバンド幅が足りないため、
むしろビデオが待たされる割合が高い。その意味で、K8 では CPU の方に
余計にメモリのバンド幅が配分されるため、CPU の待たされる率という
点だけで考えると、むしろ Intel よりも有利な筈だ。
逆に K8 で UMB なビデオは不利な筈だが、これは現状で特に問題になった
という話を聞かない。これは>>915, >>917, >>921 にある通り、UMB を
使うようなセグメントでのビデオチップ自体の性能がプアーなためだろう。

ただし、HyperTransport のバンド幅がメモリのバンド幅より狭い現状は
よろしくないので、改善の必要があるのは間違いない。これは Socket M
待ちという状況。


927 :Socket774:2005/10/05(水) 02:45:45 ID:vMKVDKlB
>>922
まあ、CPUバスを気にせずに好きなだけメモリを高速化できるってのはメリットだよね。

928 :Socket774:2005/10/05(水) 02:45:53 ID:7hwoxgmv
外付けVIDEO使ってたとしても、たとえばサーバー用途であなたのマシンについてる
PCI-Expressスロットすべてにファイバチャネル2チャネルカード取り付けるとか
ギガビットイーサ複数とかIO中心で見るとバスマスタ転送のたびに
バスがネックになる可能性は出てくるかもな

マルチコアになるとさすがにバスが問題になるけど、630と530がアプリではかなりの性能差
を見せるんで、HTが動いていてこれだから大容量2次キャッシュでそれなりに
なんとかなるのかもしれないね

逆にIO類はキャッシュはムリなんだし

>>926
メモリ帯域がバスを上回っていた場合、同時アクセスではさすがに差が出るだろ
メモリコントローラはFIFOにいれたあと空くわけだし、転送を待つ必要はない

ところでUMBUMBってDOSのことか?


929 :Socket774:2005/10/05(水) 02:53:15 ID:3Hxjtetp
>>926
>>922はCPUとビデオが同時にメモリにアクセスしている場合の事を言っているんだから、
上半分は最後の1行も含めて余計だよ。

自作とは関係無いがOSがvistaで、Merom vs (同時期の)Turionだと結構な差が出るんじゃないか。

930 :Socket774:2005/10/05(水) 02:55:47 ID:vMKVDKlB
統合チップセットでLFBを組み合わせるのは全く不人気だよな。

931 :Socket774:2005/10/05(水) 03:02:00 ID:7H08Aleg
>>928
> IO中心で見るとバスマスタ転送のたびにバスがネックになる可能性は出てく
> るかもな

HyperTransport がメモリよりも遅いと、確かにこの問題が出る可能性はある。
HyperTransport がメモリと等速以上であれば、この問題はない筈。

> メモリ帯域がバスを上回っていた場合、同時アクセスではさすがに差が出るだろ

いや、どの場合であっても、>>922 の言うような「CPUの足を余計にひっぱる」
ことは決してありえない。
メモリは CPU に直結してるいるんだから、CPU は常にメモリ帯域全部に
アクセスできるわけ。(現在の K8 のように) メモリ帯域がバスを上回っていた
場合、そのしわ寄せをくらうのは、常にビデオや I/O の側になる。
どう転んでも CPU の足が引っ張られることがないのは、>>923 の図を見ても
明らかじゃないかい?

メモリ帯域がバスを上回っていた場合、CPU の足が引っ張られるのは、むしろ
メモリコントローラがノースについている、Intel 式の設計の方だ。
その場合、CPU はメモリ帯域を全部使いきることが不可能になるわけだからな。
>>922 の主張は、実は全く逆なわけ。

> ところでUMBUMBってDOSのことか?

すまん。(w
DOS 世代なので、つい指が勝手に…


932 :Socket774:2005/10/05(水) 03:09:58 ID:7H08Aleg
> HyperTransport がメモリよりも遅いと、確かにこの問題が出る可能性はある。

一応念のためつけ加えておくと、現状、この問題が出ることは通常ありえない。

ディスク一台あたりでも、ギガビットイーサでも、どちらも転送速度は
100MB/s のオーダーだ (ファイバチャネルや SCSI のようにバスが太い
場合でも、ディスク一台あたりの性能は変わらない)。
従って、4GB/s をサチらせるためには、40個近いハードウェアに同時に
アクセスする必要がある。これは、通常では全く考えなくて良い負荷レベル
だろう。


933 :Socket774:2005/10/05(水) 03:17:00 ID:vMKVDKlB
K8はCPUにメモリコントローラ直結してる訳じゃない。SRQとXBAR経由してる。
HTLからのIOとCPUとどっちを優先するかはXBARの設計によるだろ。

934 :Socket774:2005/10/05(水) 03:27:00 ID:7H08Aleg
> K8はCPUにメモリコントローラ直結してる訳じゃない。SRQとXBAR経由してる。

おいおい、大丈夫か?
SRQ と XBAR は CPU の一部 (同一チップ内の、演算コアとは別のブロック) だろ。

そして、SRQ と XBAR のどちらの帯域幅も、当然メモリよりも太い
筈だから (同一チップ内だから、チップ外にあるメモリバスよりも
容易に高速化できるので当然だ)、CPU の演算部が、メモリ帯域の
全てを使えることに変わりはない。

結局、君の主張は >>931 に対する反論には全くなってないのでは?
AMD の CPU の内部構造をレクチャーしたいだけなら、スレ違いだよ。

935 :Socket774:2005/10/05(水) 03:32:45 ID:vMKVDKlB
いやXBARとSRQは演算コアじゃないだろ?
SRQからのメモリ要求と、HTLからのメモリ要求のトランザクションをやってるのがXBARだろ?

936 :Socket774:2005/10/05(水) 03:41:20 ID:7H08Aleg
> いやXBARとSRQは演算コアじゃないだろ?

おいおい、もちろん演算コアとは別だよ。
>>935 でも「演算コアとは別」とはっきり書いてるじゃないか。
ちゃんと読んでくれ。
CPU の一部ではあるけどな。だから、>>933は誤り。

937 :Socket774:2005/10/05(水) 03:43:20 ID:7H08Aleg
> >>935 でも「演算コアとは別」とはっきり書いてるじゃないか。

ここ「>>934 でも」の書き間違いね。
まあ文脈から自明だろうとは思うが。

938 :Socket774:2005/10/05(水) 03:43:55 ID:vMKVDKlB
文意ぐらい読んでくれよなあ。この場合はCPUといえばCPUコア、演算コアだろうに。

939 :Socket774:2005/10/05(水) 03:50:07 ID:vMKVDKlB
まあしかしいったい何の話をしているかはよくわからんくなってきたな。
最初はメモリコントローラCPUダイへの統合が、グラフィックス統合チップセットの性能向上に対して不利か否か、だったか。

940 :Socket774:2005/10/05(水) 03:57:46 ID:3Hxjtetp
>>939
しかも、実際の性能(ベンチスコア)だと差が出ないと思われ。

941 :Socket774:2005/10/05(水) 04:04:07 ID:7H08Aleg
>>939
> 最初はメモリコントローラCPUダイへの統合が、グラフィックス統合チップ
> セットの性能向上に対して不利か否か、だったか。

そうだな。
結論としては、CPUとノースの間のバンド幅が、メモリバンド幅よりも
狭ければ理論的には不利、メモリバンド幅以上であれば不利じゃない、
で FA?

で、俺は >>908 の時に既に「バンド幅さえきちんと確保していれば」と
書いていたように、最初からその辺は意識していたつもり。

>>940
理論的には、高速なビデオチップなら、ベンチマークで差が見い出せる筈。
だが、現状の UMA のマーケットセグメントだと、問題にはなってないと
いう点で同意。

942 :Socket774:2005/10/05(水) 04:21:08 ID:3Hxjtetp
>>941
>理論的には、高速なビデオチップなら、ベンチマークで差が見い出せる筈。
いや、それも無い。
intelとAMDのCPUで同等品だと、演算部自体はintelCPUのの方が高速だから、
メモリ帯域埋めるとそちらも出てくる。

要するに、

AMDCPU─MEM



CPU
 │
北橋─MEM

が等速と言う事だから。

943 :Socket774:2005/10/05(水) 04:28:25 ID:vMKVDKlB
演算性能の差はともかくとして、メモリコントローラは外付けのほうが確実に一歩先に速いメモリを採用できるから、そういう点では不利。
もっともIntelならメモリコントローラ内蔵しても比較的積極的に次世代メモリに手を出すかもしれん。

FB-DIMMみたいな技術ならメモリのチップの差を吸収できるから、デメリットは少し減るが・・・

944 :Socket774:2005/10/05(水) 05:09:06 ID:7H08Aleg
>>943
> 演算性能の差はともかくとして、メモリコントローラは外付けのほうが確実
> に一歩先に速いメモリを採用できるから、そういう点では不利。

これは一面の真理をついているとは思うんだが、
今の K8 みたいに、メモリバンド幅の方が、CPU・ノース間のバンド幅よりも
速いという状況になると、CPUへ供給できるメモリバンド幅という点で、
CPUがメモリコントローラを内蔵した方が有利なんだよな。
(UMA の性能では不利になるが、性能を気にする状況では UMA はそもそも
使われない)

現在の K8 の状況が極めて特殊なのか、それとも将来も CPU・ノース間の
バンド幅が狭いという状況がありうるのかによって、CPU に広いメモリバンド
幅を提供できるのはどちらかという問いの答は変化すると思う。

ただ、今ではメモリバンド幅よりもレイテンシの方がCPU性能へのインパクトが
大きいから、CPUへのメモリコントローラ統合への流れは止まらんと思うよ。
(tarusan のページは、この点を見誤ってると思うんだが。スーパーコンピュー
タがターゲットにしている科学技術計算アプリは、かなり特殊なんだがなあ。)

あと、SMT や VMT はレイテンシを隠蔽できる技術なので、Merom で一度消える
Hyperthreading も、やがては復活すると予想している。

945 :Socket774:2005/10/05(水) 09:37:11 ID:HkF+0f1f
あの、ハイパートランスポートの帯域とメモリ帯域全く関係ないのですが。
上でも誰か述べてるようにCPUとメモリコントローラーはX-BARで繋がってる
から、16Bit-1GHzだからメモリより遅いとかそう云う事はありませんよ。
X-BAR自体はCPUと等速だからFX-57なら22.4GB/secになるからメモリなんか
よりも全然早いしそこがボトルネックになる事はまずありえないんじゃないかな?

んでビデオ統合チップの話だが、大体がグラフィックメモリを別に積んでいる。
それ程グラフィックに力を入れてない物はメインメモリをシェアーしてるやつ
もあるが、処理の事考えたら別メモリの方が楽なのかもしれないね。
それと、どうしてもI/OがDMAを要求するような場合はHTトンネルを使ってる。
CPUを介さずメモリ直接読み書き出来るようにして処理能力の低下を抑えてる
んだね。



って漏れがこんな事語らなくてもGOTOのバックナンバー漁れば全部書いてある
んだけどねw

946 :Socket774:2005/10/05(水) 09:49:37 ID:HkF+0f1f
あ、双方向で考えたら22.4GB/secじゃなくて44.8GB/secだね。

それと>>944にちょい突っ込むと、今現在のCPU演算器ではメモリ帯域がボトル
ネックになる事は稀なんじゃないかな?漏れも他の香具師に突っ込まれたんだ
けどw 将来的に擬似ベクトル演算器詰まれるとか、SSE6位まで行って「256Bit
を1クロックで演算出来ます!」って所まで行かないとメモリ帯域が足りないから
性能出ないって事にならないと思う。

それよりもランダムアクセスの方が重要なんじゃないかな?特にそういう部分
にメモリコントローラー内蔵は効いてくるんだと思うよ。(ソース無いけどこれも
どっかに書いてあった)






よく考えたら漏れの文章受け売りばっかだw

947 :Socket774:2005/10/05(水) 11:00:17 ID:tgoppLHt
K8のケース見てると、
メモリコントローラ内蔵によるレイテンシの削減が性能面でかなり効いてる気がする。

まああれだ。
ビデオ統合型はもっと積極的にLFB付けてTC的に扱え。出来ればeDRAMで混載。
コスト面で死ぬんだろうけどさ。

948 :Socket774:2005/10/05(水) 11:02:47 ID:XVFHxr+i
そこで、On-Package NB(SoC)ですよ
配線長が短くなるから高速化可能だし、
完全に統合されてない分、メモリに対する柔軟性も保てる上、
マザーの配線(コスト)も楽になる

まさに一石三丁


949 :Socket774:2005/10/05(水) 11:27:02 ID:7H08Aleg
> あの、ハイパートランスポートの帯域とメモリ帯域全く関係ないのですが。
> 上でも誰か述べてるようにCPUとメモリコントローラーはX-BARで繋がってる
> から、16Bit-1GHzだからメモリより遅いとかそう云う事はありませんよ。

ええと、それ言ったの俺、すなわち>>944自身なんだけど…
ハイパートランスポートの帯域が狭くても、CPU性能には関係ないのは正しい。
(俺自身がそう書いてる)
ただ、UMAの性能には理論上は影響する筈なのよね。
UMAのトラフィックはハイパートランスポートを通るから。

> んでビデオ統合チップの話だが、大体がグラフィックメモリを別に積んでいる。
> それ程グラフィックに力を入れてない物はメインメモリをシェアーしてるやつ
> もあるが、処理の事考えたら別メモリの方が楽なのかもしれないね。

これはその通り。上でも書いてる。

> それと、どうしてもI/OがDMAを要求するような場合はHTトンネルを使ってる。
> CPUを介さずメモリ直接読み書き出来るようにして処理能力の低下を抑えてる
> んだね。

I/O がハイパートランスポートの能力を越えるってのは理論上の話で、Athlon 64
を使ってるようなシステムでは、>>932 で書いたように、まずありえないと思うよ。
(ただし、もし起きたら、HTトンネルを使おうが使うまいが、I/O 性能は下がる)
これに対し、UMA の方はビデオチップの性能によってはありうるレベルだと思う。

あともう一つはマルチプロセッサの場合の CPU 間トラフィックでもありうる。
この場合には、CPU 性能にもインパクトがある。ハイパートランスポートを
メモリと等速以上にしたい最大の理由は、実はこれなんだ。
Opteron にしか関係ないし、各 CPU のアクセスするメモリが、リモートではなく
ローカルに割り当てられている場合には起きない話だけどね。
で、ハイパートランスポートのような P2P リンクが、FSB 方式よりもマルチ
プロセッサシステムでの性能において優れているのは、ベンチマークが示す通り。


950 :Socket774:2005/10/05(水) 11:32:19 ID:HkF+0f1f
>今の K8 みたいに、メモリバンド幅の方が、CPU・ノース間のバンド幅よりも
>速いという状況になると、CPUへ供給できるメモリバンド幅という点で、
>CPUがメモリコントローラを内蔵した方が有利なんだよな。

ここが漏れが読み違えているのか喪前が書き違えているのか判らないけど、
メモリ速度>>>>>>>>>CPU・ノース間
に見えたもんで・・・

951 :Socket774:2005/10/05(水) 11:59:26 ID:7H08Aleg
> ここが漏れが読み違えているのか喪前が書き違えているのか判らないけど、
> メモリ速度>>>>>>>>>CPU・ノース間
> に見えたもんで・・・

あれ、ここは読み違いでも書き違いでもなくて、実際にそう書いてるよ。
メモリ速度は DDR2-400 デュアルチャネルだと、理論上は 6.4GB/s まで
出るが、CPUとノースの間の HyperTransport は片方向 4GB/s までしか
でないので (双方向で見れば 8GB/s あるけど)、帯域が足りてないでしょ。
UMA のトラフィックはここを通る筈。
ユニプロセッサの場合の CPU 性能には関係しないけど。

952 :Socket774:2005/10/05(水) 12:13:09 ID:HkF+0f1f
そりゃUMAでバースト転送でPCI-Ex16の帯域振り切る位の転送が必要なら
そうなる可能性もあるが、そんな仕様でマザー作る人いないっしょ。
だから思ってる程弊害はないんじゃないかな?

953 :Socket774:2005/10/05(水) 12:22:11 ID:7H08Aleg
いや、俺も別に現実に弊害が出てるとは思ってないんだけど。
UMA のマーケットセグメントはずっと下だからね。
あくまで理論上の話だよ。>>921 >>926 >>941 でもそう書いてる。

954 :Socket774:2005/10/05(水) 13:02:56 ID:S51UT9gk
そもそも統合グラフィックのメリットは低コストで組めるところにあるんだぜ。

955 :Socket774:2005/10/05(水) 13:06:25 ID:S51UT9gk
>>948
それはWhitefield方式だな。
デメリットとしてコストが高くなる。

956 :Socket774:2005/10/05(水) 13:56:28 ID:7hwoxgmv
>>954
消費電力やパッケージングとかそっちで差は出るな
それに高くして売れるのなら付加価値つけて高くしてもいいだろ

現在ビデオカードは外付けのみなのに対して
ローエンドの現行の〜GMとたとえばピン互換の上位チップ作ってBTOでかえれるようにしてもいいわけだ
そういう場合メモリコントローラがノース側に合ったほうが便利

バスの影響を受けやすいPen4でもエンコード性能がアレだけ早いので
しばらくはどうとでもなるようにもみえる


一応俺はCPUパッケージにメモリコントローラつけるのは反対してないからな
同一パッケージでマルチコアならバス2つもって片方のコアがメモリアクセスしてるときに
もう片方がIOにアクセスをゆるす、というのもありだと思うし
シングルコアであればメモリコントローラがどこにあっても大差はないはず


ところで7H08Alegは寝てるか?


957 :Socket774:2005/10/05(水) 17:19:53 ID:ghonHKUF
どうでもいいけどさ。
なんでインテルは同一コアのデュアルにこだわるんだろう。
同一コアを二つのっけるよりも、x86一個乗っけて、もう一個のコアはRISCにした方が早くなるのに。

いや。ほんとは理由わかるけど。
そういうCPU出てきたら、面白いかなぁと。

958 :Socket774:2005/10/05(水) 18:21:01 ID:mDKCvIjZ
>>921
八掛けも出ない

データアクセスの準備時間がけっこう長いし、
連続転送できるデータ数がさほど多くないので

良くてもせいぜい3〜4掛けだと思う。

959 :Socket774:2005/10/05(水) 19:25:43 ID:HkF+0f1f
>>957
うん、漏れも思う。IntelよりG5でCell乗っけて欲しかったよな。
そうすれば漏れも初あぽー行ったのに・・・

960 :Socket774:2005/10/05(水) 20:23:03 ID:C3KB8QIh
おーい、メモコンの話もいいが、そろそろ次スレ立てようやー。
ついでに、CPUのアーキテクチャについてはIDFも終わったことだし、
更新を検討したらどうかと思うのだが。

961 :Socket774:2005/10/05(水) 20:29:57 ID:mrv9Hkyo
>>960
つ言い出しっぺの法則


962 :Socket774:2005/10/05(水) 20:32:39 ID:fvNEfTbf
コンロがどうなるか予想しようぜ。
どうせこけるんじゃない?

963 :Socket774:2005/10/05(水) 20:42:46 ID:C3KB8QIh
■前スレIntelの次世代CPUについて語ろう 17プラン
http://pc7.2ch.net/test/read.cgi/jisaku/1125251094/

■過去スレ
16 http://pc7.2ch.net/test/read.cgi/jisaku/1115570909/
15 http://pc7.2ch.net/test/read.cgi/jisaku/1122463712/
14 http://pc7.2ch.net/test/read.cgi/jisaku/1108228581/
13 http://pc7.2ch.net/test/read.cgi/jisaku/1097947493/
12 http://pc5.2ch.net/test/read.cgi/jisaku/1089896048/
11 http://pc5.2ch.net/test/read.cgi/jisaku/1085287040/
10 http://pc5.2ch.net/test/read.cgi/jisaku/1079371291/
9 http://pc3.2ch.net/test/read.cgi/jisaku/1077935289/
8 http://pc3.2ch.net/test/read.cgi/jisaku/1076749130/
7 http://pc3.2ch.net/test/read.cgi/jisaku/1075729779/
6 http://pc3.2ch.net/test/read.cgi/jisaku/1074656386/
5 http://pc3.2ch.net/test/read.cgi/jisaku/1072672636/
4 http://pc3.2ch.net/test/read.cgi/jisaku/1069899330/
3 http://pc3.2ch.net/test/read.cgi/jisaku/1068220780/

※荒らし・煽り・厨房・アムド虫は放置が一番効果的です。返答せずに削除依頼を出しましょう。
 放置できない人も荒らしです。マターリしましょう。


964 :Socket774:2005/10/05(水) 20:44:46 ID:C3KB8QIh
・デスクトップロードマップ
Willamette-478 0.18μm版Pentium 4 2000年11月発売
  ↓0.13μ化
Northwood 0.13μm版Pentium 4 2001年12月発売
  ↓90nm化、64bit実装、SSE3その他大幅な変更
Prescott 90nm版Pentium 4 2004年2月発売
  ↓キャッシュ2M化
Prescott 2M Pentium 4 6xx 2005年2月発売

Smithfield デュアルコア Pentium D 2005年5月発売

・モバイルロードマップ
Banias 0.13μm版Pentium M/Celeron M 2003年1月発売
  ↓キャッシュ2M化、多少の改良
Dothan 90nm版Pentium M/Celeron M 2004年5月発売

・今後発売予定のCPU
Prescott 2M with Security「LaGrande,Vanderpool」もしかすると今年中にこんなの売られる??

CedarMill 2006 Q1 65nmプロセスCPU NetBurst系
Presler  2006 Q1 65nm版デュアルコアCPU NetBurst系(CedarMillx2)
Yonah   2006 Q1 65nm版デュアルコアCPU SSE3

Merom,Conroe 2006 Q3〜 65nm版のデスクトップ&モバイル共通CPUコア EM64T,多分セキュリティ機能も実装


965 :Socket774:2005/10/05(水) 20:45:35 ID:C3KB8QIh

関連スレ

intel雑談スレッド
http://pc7.2ch.net/test/read.cgi/jisaku/1098932664/
Pentium M - Centrino - 35W
http://pc7.2ch.net/test/read.cgi/jisaku/1127317804/
Northwood Pentium4友の会 Part15
http://pc7.2ch.net/test/read.cgi/jisaku/1124199111/
Smithfield PentiumD友の会
http://pc7.2ch.net/test/read.cgi/jisaku/1117890989/
Prescott Pentium4友の会【柏原芳恵】
http://pc7.2ch.net/test/read.cgi/jisaku/1112237419/
Celeron 総合 Part6
http://pc7.2ch.net/test/read.cgi/jisaku/1119604058/
やっぱり愛してる Tualatin Celeron その36
http://pc7.2ch.net/test/read.cgi/jisaku/1121943374/
【nocona】自作でXEONだ!其の拾壱【prestonia】
http://pc7.2ch.net/test/read.cgi/jisaku/1114588731/


966 :Socket774:2005/10/05(水) 20:46:41 ID:C3KB8QIh
リンク等しかあまり手をくわえてないが、よければこれで立てる。
1はhttp大杉といわれてだいぶ削除。。。

967 :Socket774:2005/10/05(水) 21:05:22 ID:DAYBiHqk
>966
頼む( ̄人 ̄)

968 :Socket774:2005/10/05(水) 21:14:18 ID:C3KB8QIh
ダメらしい。
他の人よろ。

あと
2 http://pc3.2ch.net/test/read.cgi/jisaku/1064098746/
1 http://pc3.2ch.net/test/read.cgi/jisaku/1058361617/
とりあえず上の過去スレとあわせて適当に切って投稿してくれ。

969 :+++:2005/10/05(水) 21:17:54 ID:o6lY7JBW
話を追いきれないのだけど、次世代的にはダイスタッキング、ウェーハスタッキング
の技術をintelがいつ使えるようになるのか、興味ある。
1000万本ピン接続も目指してるらしいし。これなら帯域の問題は余裕。
排熱が問題になりそうなんだけど・・。

>>957
それがヘテロジニアスなメニーコアなんでしょ?
鋭意開発中というわけでまだ中身は謎。でもSPE的なものは載るはず。

970 :Socket774:2005/10/05(水) 21:39:25 ID:Svu0VuIG
>>947
上手に混載出来るFabって中々無いしねえ。
そういう技術は日本のお家芸みたいだが。

971 :Socket774:2005/10/05(水) 23:15:14 ID:Di7sWmRH
>>962
ConroeってたしかTDPが65Wで1Wの処理能力がPrescottの5倍でL2が4MBになってFSBが1066Mhzになるやつだよね。
・・・・・・・・・だめだ私にはこれがどうしてもこける様には思えん。

ただたんに私が馬鹿だけか?

972 :Socket774:2005/10/05(水) 23:19:37 ID:wxGtmg5e
いや、そういう場合はこうだ。

>962
こけるといいねぇ('∀`)

973 :Socket774:2005/10/05(水) 23:22:26 ID:L/iP5eNb
まず実物が出ないことにはな。
Intelの先見性のなさは分かってるでしょ?

974 :Socket774:2005/10/05(水) 23:34:37 ID:yKz2SEEw
>>971
Conroeの短いパイプラインが災いしてどうにもクロックが上がらないという夢を見た。
Yonahの登場時クロックがDothanより低いらしいので心配。

975 :Socket774:2005/10/05(水) 23:40:31 ID:zdyFOgnM
>>973
だからといって、誰も必要としていない、売りにならない仕様に注力する余り、
全くセールスに繋がっていない、どこぞの互換CPUメーカーの事もまた、
”先見性がある”と呼べるかどうかは甚だ疑問。

>>972>>974
まず実物が出ないことにはな。
今からグダグダ言ってみたところで仕方があるまい。
ただ、過去の例から言って、セールス的に失敗する可能性は極めて低い。
淫рフ商売の巧さは分かってるだろ?

976 :Socket774:2005/10/05(水) 23:57:16 ID:s8AdmEGQ
Conroeに言及するのはYonahを見てからでも遅くはあるまい
個人的にはBaniasの系譜なんで期待してるが。



977 :Socket774:2005/10/06(木) 00:07:56 ID:wgjPv4L8
>>974
PenDが負荷かけると2個とも2.8GHzになるので3.8GHzからの低下をみると
Yonaは2.16GHzはでるようだから2.26GHzからの低下は大分ましに見える

バスクロックも166MHzまであがるはずだし

値段を見ると1.66GHzか1.83MHzあたりが標準的にのるかな
初期Dothanが725が標準的だったのを考えるとね

唯一の欠点だったエンコード系が改善されるならそれだけで全方位になって
価値はあるだろうね


978 :Socket774:2005/10/06(木) 05:14:32 ID:6WNJwrRZ
>>974
その分IPC向上して、分岐ミス時のペナルティも減少するのでOK。


979 :Socket774:2005/10/06(木) 05:24:45 ID:6WNJwrRZ
Intelの次世代CPUについて語ろう 18
http://pc7.2ch.net/test/read.cgi/jisaku/1128543843/

980 :Socket774:2005/10/06(木) 06:47:04 ID:NPxRy9g3
そろそろIPCという言葉にも妙な違和感が出てきた。
マルチコアか。

981 :Socket774:2005/10/06(木) 07:10:43 ID:6WNJwrRZ
コア辺り4issue Conroe
コア辺り3issue Yonah&Presler

IPC
Conroe(2core)>Yonah(2core)>Presler(2core)

982 :Socket774:2005/10/06(木) 16:26:16 ID:THTFFGxs
↓イソテル関連の資料がありました。
http://www.jftc.go.jp/pressrelease/05.march/05030802.pdf

983 :Socket774:2005/10/06(木) 20:18:10 ID:D00Sxh4U
AMDの次世代CPUについて語ろう
http://pc7.2ch.net/test/read.cgi/jisaku/1124542812/

そろそろ巣に帰れよ。

984 :Socket774:2005/10/06(木) 23:53:14 ID:SdRryED2
>975

>だからといって、誰も必要としていない、売りにならない仕様に注力する余り、
>全くセールスに繋がっていない、どこぞの互換CPUメーカーの事もまた、
>”先見性がある”と呼べるかどうかは甚だ疑問。

それはVIAのことかぁぁぁぁぁぁぁ!
意外とイイ線行ってると思うんだけどな。PadLockとか。

985 :Socket774:2005/10/07(金) 00:53:07 ID:JzU9vDph
>>975
性能と売上いっしょにするなよ。

唯一勝てる売上だけ叫んでればいいじゃない。

986 :Socket774:2005/10/07(金) 01:27:00 ID:0PRAfmYU
そうそう、いっしょにしちゃいかんよね。売上の方がずっと大事。
いくら性能がよくても会社がなくなったらAlphaみたいな
末路なわけだし。

987 :Socket774:2005/10/07(金) 01:32:18 ID:szMjOGWS
>>986
会社は無くなっても、ソフトは未だに生きてるな
…俺のPCの中に有るCPU(ry)とか、Win XPとか

988 :Socket774:2005/10/07(金) 02:05:35 ID:3v0c7HOZ
( ´ー`)

989 :Socket774:2005/10/07(金) 13:13:20 ID:JzU9vDph
>>986がエンドユーザだとしたら、やっぱり売上が大事なの?
売上以外のこといっちゃだめだよ、自分でそういってるんだから。

990 :Socket774:2005/10/07(金) 15:07:06 ID:kkedcs2b
「先ず売上ありき」と言った途端、
「だったら売上以外のことは言うな」ってのは
また随分と飛躍した発想だな。
幼児の口喧嘩を見ている様な気分になった。

くだらん屁理屈垂れ流してる暇があったら、
リアルで他人と会話する練習でもして来い。
引き篭もり。

991 :Socket774:2005/10/07(金) 17:41:06 ID:z4P31w4G
>>973
動作デモまでしておいて実現できなかった先例もあるので、
実物が出るまでは妄想として楽しんでおこうという気になる。

2001年2月 - 2003年、インテルプロセッサーは5GHzに
ttp://ascii24.com/news/i/topi/article/2001/02/27/623627-000.html
2002年2月 - 「2003年には,すべてに妥協しないPCを」とIntel。4GHz動作のデモも披露
ttp://www.itmedia.co.jp/news/0202/28/idf_desktop.html
2002年2月 - IDF:2003年後半には10GHz動作CPU 「Prescott」登場へ
ttp://bizns.nikkeibp.co.jp/cgi-bin/search/wcs-bun.cgi?ID=171994&FORM=biztechnews
2003年2月 - Prescott/Tejasは5GHz台、65nmのNehalemは10GHz以上に
ttp://pc.watch.impress.co.jp/docs/2003/0227/kaigai01.htm
2003年11月 - 米インテル社長:「来年中には、Prescottで4GHz」
ttp://japan.cnet.com/news/ent/story/0,2000047623,20062144,00.htm
2004年7月 - インテル、今度は4GHz版Pentium 4のリリースを延期
ttp://japan.cnet.com/news/tech/story/0,2000047674,20070140,00.htm
2004年10月 - インテル、4GHz Pentiumの開発を断念
ttp://japan.cnet.com/news/tech/story/0,2000047674,20075171,00.htm

992 :Socket774:2005/10/07(金) 18:56:57 ID:hygdIG2g
>>957
X箱2もPPCトリプルコアだしね

まーソフト開発手抜きできれば(結局デュアルCPUと同じだし)3rd-party集まると思ってるんじゃない?
どうせだから異種混載コアを簡単にフル活用できるコンパイラとか作って技術力アピールすればいいのにねw

993 :Socket774:2005/10/07(金) 23:08:51 ID:gBBRcqEb
AMDがいる限り,もう二度とネットバーストのような無茶はしないと思われ。

994 :Socket774:2005/10/07(金) 23:19:46 ID:dVIAc2nX
>993
同意&梅

995 :Socket774:2005/10/08(土) 05:44:44 ID:rEDZFG0j
Intelの次世代CPUについて語ろう 18
http://pc7.2ch.net/test/read.cgi/jisaku/1128543843/l50

AMDの次世代CPUについて語ろう
http://pc7.2ch.net/test/read.cgi/jisaku/1124542812/l50

996 :Socket774:2005/10/08(土) 05:51:45 ID:rEDZFG0j


997 :Socket774:2005/10/08(土) 05:52:17 ID:rEDZFG0j


998 :Socket774:2005/10/08(土) 05:55:13 ID:rEDZFG0j


999 :Socket774:2005/10/08(土) 05:55:46 ID:rEDZFG0j


1000 :Socket774:2005/10/08(土) 05:56:19 ID:rEDZFG0j
Next

Intelの次世代CPUについて語ろう 18
http://pc7.2ch.net/test/read.cgi/jisaku/1128543843/l50

1001 :1001:Over 1000 Thread
1台のマシンが組み上がりました。。。
新しい筐体を用意してくださいです。。。。

         自作PC板@2ch http://pc7.2ch.net/jisaku/


264 KB
★スマホ版★ 掲示板に戻る 全部 前100 次100 最新50

read.cgi ver 05.04.02 2018/11/22 Walang Kapalit ★
FOX ★ DSO(Dynamic Shared Object)